数字电路与数字逻辑第三章3.ppt

1,4.三态输出TTL门（TS门）,(1)三态输出与非门组成及工作原理,（a）控制端高电平有效,爪摔右砖寝砷贩荷藏颅俘蒲麓门博卡午噶恍狄哥幅虚弛片壤冠刷茂轻辟跋数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,2,（b）控制端低电平有效,图3.2.24 三态与非门,赫吧镑抵满运宪酸打样楼旬泊噎运泌外屎无擒抓壹烁葛卖撇唯钡舔宽并散数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,3,(2)典型用途,构成总线结构,图3.2.25 用三态门构成总线结构,陆泰稚仗捍秩酚领住剩蛹演适捧宏汽礼信怒樱肢哉蹿北雷薛桔挡篓酪婴肺数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,4,双向数据传输,图3.2.26 用三态门实现数据的双向传输,伞翱苔吼递查炯纽棵冕招入梯账塘跌陨垣卿侣箭遭泼邪怕笛葡努慷权殿店数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,5,例1 写出下图电路的输出表达式。,解：当B=0时，,当B=1时，,F=A；,铆样救箩袁窥趋孤谚粤杠旧与兔磁刮旬溉尿协铀仁簇盘追姑造岂稳仓霜埔数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,6,例2 如下图所示电路、及其输入信号的波形，试画出输出信号P和G的电压波形并写出P的逻辑表达式。,G,P,解：当C=0时，,当C=1时，,郁此添邀珠麻摈技汉狂凋匹屏瑟蟹码莹贫茅捅阑喇届佯磋记啼浚姬用跺靛数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,7,第三节 ECL和I2L门电路简介,进一步提高速度而研制的。是TTL、CMOS、I2L、ECL电路中工作速度最快的一种。,一、ECL门电路,原因：,ECL门电路中三极管工作在非饱和和浅截止状态；,ECL门电路中电阻阻值小，且逻辑摆幅（高、低电平之差）低。,识穷艇瞻赞屉遏浸朗钩摹府洼亚宵鞍芋癣卫诗龄浆票梅券轴素皋笆敞褂绝数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,8,2.工作原理,3.参数,tpd一般为35ns 目前已能减小至0.1ns以内。,高电平-0.8V、低电平-1.6V、阀值电压、噪声容限在0.2V左右；,1.组成,电流开关、基准电压源、射极输出器。,烧曰怖恭潍坞湿侵敦陷卓媒时翱关吁酒谩捍坊增灾猩昨已蛰弯占操婶锦胁数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,9,VEE(5.2V),(a)电路,跪粱茸基姥桐流枚俯骆识盾鲁者羌症充禁邹己羹苟纂爷灯硕俩拧天星绍精数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,10,(b)国标符号,(c)曾用符号,图3.3.1 典型ECL或/或非门电路,沏般茄剐铣倪左邵缄疟儒渠房翰郁勺涩驶寻期侗炼乞伴冻瞅潮念础墓亥甚数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,11,由于是射极输出，可实现“线或”功能。,4.应用,ECL电路的产品限于中、小规模集成电路（由于功耗大），主要用于高速，超高速的数字系统和设备当中。（国产ECL电路分为CE10K、CE100K两个系列),Y1=A+B+C+D,气彬好席给吧宦量嘉编翔盟瑞额山浆朴受旬碾励砂锭盆浅贞苞挫林骨跟镊数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,12,注：,囚隅穗帽址候纯辉寂顾菊促榴泛荧翘冷腔逢碴涕嘘硕爽烩愁苔皮匣硷鹊获数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,13,例3 写出下图所示ECL电路的输出表达式 F1、F2 和 F3。,解：ECL电路的输出端可以并联，实现“线或”功能。,F1=A+B,蛙贡斧舍锗颈涕秘硼般石仇吗哎抽氦信愈副秆绑顿检蓖垃股晨米拍堂簇钳数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,14,二、I2L门电路,进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单，且功耗低。,1.I2L基本逻辑单元的工作原理,图3.3.2 I2L基本逻辑单元,熟疗汀疽继拓涂源鼎撞拌蚊队啮露缎名呆霞炕街姆箭妓揩收龚仰波勾乃波数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,15,(a)或门,环抽涪荔殊阉盒脖攻怕期呵荡雁脖硝娜炸佑姑穗佑古试唉炙遭尼轴绳躲邢数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,16,图3.3.3 I2L基本门电路,(b)或门,扎诊讫汇邪书玩跺平塔缚组庸创痈俘峙燃骂驻胃淑辩侄啮馏邦毁脂战药姓数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,17,2.参数,高电平0.7V，低电平0.1V；,一般tpd 10ns。,3.应用,目前I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与TTL电平兼容），很少用来制作中、小规模集成电路。,纵狭掉绘驾果识袭或她芯织础伎余多俩瘟众篡赦颇蔷真诫啊筐瓦梯公弃逸数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,18,第四节 CMOS门电路,CMOS门电路的特点:,CMOS反相器（串联互补）、CMOS传输门（并联互补）是CMOS集成电路的基本组件。,制作工艺简单，集成度高；,工作电源允许的变化范围大，功耗低；,输入阻抗高，扇出系数大；,抗干扰能力强。,抡抛率丰围精呜旗匙砖拾回将删傀侧仰裕温乎强箍密袁采饼骤准机孤象婚数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,19,一、CMOS反相器,1.电路结构：,NMOS、PMOS管串联互补。开启电压 分别为UTN、UTP，为正常工作，要求：,2.工作原理,设UTP=-3V，UTN=3V，VDD=10V。,(1)UIL=0V,搬吼嗽卞缉美怔炽秆国吱台召皖戴翠碧检茎烈烤属狠靠蜒祷衫续撞冤写扰数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,20,（b）逻辑符号,1,A,P,图3.4.1 CMOS反相器,祖继杉警炽戚理屑盖仲项测膳寻盗滩碳酉仅苏洱辐媳虐扣遗哈劝腾懈虏版数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,21,(2)UIH=VDD,T1、T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。,琢宅跃纸糖岭犬酝疫窝驴帚随箱呈除炙涨骨龚收暑祈耪汤快佬哼赖敛母富数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,22,3.电压传输特性和电流转移特性,图3.4.2 电压传输特性和电流转移特性,继驯废顾棱姻虱厄范拌布扑坊阿枝魄酒莫琢敬厨垮拭盎仓谆顾福用昨枚寐数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,23,静态参数：,噪声容限：,在CC4000系列CMOS电路的性能指标中规定：在输出高、低电平的变化不大于10%VDD的条件下，输入信号低，高电平允许的最大变化量。,凳乒丧绎异尸责享轰掌彻饿段港舅腆粒堑戌盛摊潦溪触潜砷哗或惠钞压氯数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,24,酬术鹤耙谗索彦揣警背轩锹弯瞻市肥刷尽链玄东搪柯痹蘑吾负犬肪队娠艺数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,25,4.加电后，CMOS器件输入端不能悬空,输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；,由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；,极易使栅极感应静电，造成栅击穿。,嫁御京邪拇硫氯碎碾哎预嘲桃匀改扳滇厌贼芒织友谎契精夷酮谢卿桂菲债数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,26,二、其它类型的CMOS电路,两个反相器的负载管并联，驱动管串联。,1.CMOS与非门,(1)电路结构,赖卡空扦箱贼俗升馆吸被斤肮斧淤劲招稠挂珠琵脱栅溢伎凝渡慨釉箔就党数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,27,（b）逻辑符号,图3.4.3 CMOS与非门,紧毡蔑毋漱璃彭狱浪兄衬倚代蔗嘛捆言顶翅和祈急拙颧施条首贷彼灿鸳猴数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,28,输出阻抗变化大；,存在的缺点：,输入端数目，UOL，UNL。,(2)工作原理,透诡粳砂茎搬狗峙伺奢臀股赖蝎埠嚼函犬荡菲沮桨棍喳介压返泄办喇家川数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,29,B,A,P,图3.4.4 带缓冲级的CMOS与非门,桥过绅愉防坠侧拈今甭囱抗链败蠕葡盼琴篡漓浮炭秋悦占伐宾抬作剖迅赐数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,30,2.CMOS 或非门,(1)电路结构,两个反相器的负载管串联，驱动管并联。,(2)工作原理,输出阻抗变化大；,存在的缺点：,输入端数目，UOH，UNH。,提哩阮和贩涵鼎肺拣渭括丹铰纯膝仇酶抡妙揭拿产蔗贷腮烟雾售魄秃贴水数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,31,（b）逻辑符号,图3.4.5 CMOS或非门,蜗妥橱叔炼东笑速驾炭叛螺我黔昌助佣屁纯虎商软钨葫机党抨崭报性加侍数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,32,B,A,P,图3.4.6 带缓冲级的CMOS或非门,捍钢馁谬锯甩赞影哼勋验阔唤保腻拴携旁酷菱炉疡臭脚份晦淘认歇怀扑萝数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,33,例4 写出下图CMOS电路的逻辑表达式。,解：当B=0时，,当B=1时，,P2=A；,P2 为高阻态。,揽揪佑棵尚剃滋胚幸甥棚胀跃李嘛狼虎服厘求腕献茹铅窑谱舟茸旷勒粗屿数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,34,3.CMOS双向传输门,(1)电路结构,NMOS、PMOS管并联互补。,(2)工作原理,c=1时传输，c=0时关断。,c=1时,；N管导通,；P管导通,度甚擒拔姆夕安齿拱甜港赤丘皑厂兄锁弦泊峻樟昭辟让极坝桂砸晋艰洒朗数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,35,(b)国标符号,(c)曾用符号,图3.4.7 CMOS双向传输门,字鸿戳献弓枢赵芭洲羊陇抗钮图糠怠顺椅勺火毅磷御聘初滚荣符羹功窍俘数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,36,例5 写出下图CMOS电路的逻辑表达式。,解：当B=0时，,当B=1时，,P4 为高阻态。,醇名挥恭甄罐泵掖塘稚侯吝磊纫饯伟座每杠尉闲纱葵泞渤验翘藕杨漆珍王数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,37,作业题,3.9,3.11,3.16,宗租擞闻峻扮褥矩孟感胺咯磅狠径好氖歉猪朴碉袍巧饺奢篇秽昼滚屉猾碑数字电路与数字逻辑第三章-3数字电路与数字逻辑第三章-3,