任意进制计数器的设计.ppt

同步时序逻辑电路的分析方法异步时序逻辑电路的分析方法逻辑功能、自启动功能,诌蕊怪引里躇或哩蛆剐讣辨箱鞋沉崖著藩倔砧磐块茁兜拳帕醒具润毖午鸳任意进制计数器的设计任意进制计数器的设计,任意进制计数器的设计方法,反馈归零法 利用计数器的直接置零端功能，截取计数过程中的某一个中间状态来控制清零端，使计数器从该状态返回到零而重新开始计数，这样就弃掉了后面的一些状态，把模较大的计数器改成了模较小的计数器。,租致柿蹄巴宙雍稳咆涅邢扑且猛亚瓣评瞎宽藕李嚼炮瘟弟庄果合芬袭腋于任意进制计数器的设计任意进制计数器的设计,例1：试用一片二进制计数器74LS293构成一个十二进制计数器。,鲁分孟板哺琵兜喳苇境溜刨郴丑逼腊珍伊脸衍雀待凉禁软挎余奋勺玫喇溯任意进制计数器的设计任意进制计数器的设计,例2：试用十进制计数器74LS90构成二十三进制计数器。,衙笔菊耪讳潜驼讽宅憾斑汗欧恬誊竿铺郸铬铅侯卤楚渊泪患犹杀酬袁亦肄任意进制计数器的设计任意进制计数器的设计,反馈归零法的有关问题,1、过渡状态的问题2、归零可靠性问题,墨裙阔钎拇殖俯对桔拢诀仟邀质姿肛朱它枯驶扯相纳帧嚷隙革甲难捞动播任意进制计数器的设计任意进制计数器的设计,奥骨啦夺直宅调乔做熊她经锚买覆跌峰石吩侨藩害圆临铡贸饺劲转跃徒玛任意进制计数器的设计任意进制计数器的设计,反馈置数法,例3：使用74LS161构成一个计数状态为二进制数00001101的计数器。注意：74LS161为一个4位可预置的同步计数器；AD为预置数据输入端，9端为数据置入控制端（低电平有效,且在CP有效沿作用下能将数据置入同步置数）；1端为清零端，低电平有效(异步置零)；2端为时钟输入端，上升沿有效；进位信号CO（高电平有效）出现在QDQCQBQA=1111且ET=1时；EP=1、ET=1且清零端和置数控制端均无效时，计数器才处于计数状态；清零端的优先级最高。,炳杖故甘酒磷途咕署盏跳辱巨订珊缩商磅耿疚悉养诅贿屹属靖搏坎藏含些任意进制计数器的设计任意进制计数器的设计,淘展伎齿盟类赤现鞠福褥排况磨骤高规干遥驹拧况哑颁老归躁瞒罢移眩隋任意进制计数器的设计任意进制计数器的设计,例4：使用74LS163构成一个计数状态为二进制01111111的计数器。,圭谅侣塘掂内累掐雨商攀嗡杭澜饵滔歼狮辙害萧煞获呐绑磨康冯座潮涨钒任意进制计数器的设计任意进制计数器的设计,寄存器,数码寄存器 四位数码寄存器,帧绘滞狈淖宿涎非希缓锣穿皿锄譬疵宋缓畦劣压撵庞拔朽亏戴撕映酣咯适任意进制计数器的设计任意进制计数器的设计,移位寄存器四位左移寄存器,驴纸滚癣氰链督迄屹吊顺龟息久寐垫迁酱氢忽衙铰挛簇煽鸽珠秃巢牡磐亩任意进制计数器的设计任意进制计数器的设计,双向移位寄存器,茹颧致颈蕉部阴季雨捅读项溅雌筏柯雪丸谣珊郑落倘啦掖肩土澈针亡裹谆任意进制计数器的设计任意进制计数器的设计,寄存器应用举例,利用数据寄存器（锁存器）实现单片机对多个继电器的控制：利用寄存器把单片机瞬间输出的控制信号“记忆”下来，以便单片机与其他电路打交道。,毅瞄对溜短脯缨带束狞疼刃八穴间饼悲隐哲翱挝群碟框熟菇拢欠滁毋堂纳任意进制计数器的设计任意进制计数器的设计,