multisim仿真教程计数器、译码器、数码管驱动显示电路.ppt

12.7 计数器、译码器、数码管驱动显示电路,该电路由计数器、译码器及数码管驱动显示电路组成，原理电路如图12.7.1所示。计数器选用74LS191四位二进制同步可逆计数器，有四个J、K触发器和若干门电路组成，有一个时钟输入（CLK）正边沿触发，四个触发器同时翻转的高速同步计数器。,由输出端QB和QD经逻辑组合电路接至计数器（LOAD）端，构建计数进位阻塞电路。在设计时可根据需要，由相应的输出端构建组合逻辑电路，从而实现不同进制的计数器。,图12.7.1 计数器、译码器、数码管驱动显示电路,从虚拟仪器中取逻辑分析仪XLA1，其上有1F共16个输入端，14端分别于计数器的四个数据输出端QAQD相连，第511端 分别与数码管的七段AG相连，第12端接CLK脉冲输入端。用鼠标双击逻辑分析仪，将出现逻辑分析仪面板窗口如图12.7.2所示。,图12.7.2 时钟脉冲、输入、输出波形时序关系图,改变逻辑分析仪Clock区(Clock/Div)的个数，从“1”调到“32”。在图12.7.2的左侧显示的号码为原理图的节点号码，其并不能表示出计数器输出端和数码管的段位字母，显示不用鼠标左键双击与逻辑分析仪“1”号输入端连接的图线，出现如图12.7.3所示对话框。直观，所以要对原理图进行编辑。,将对话框中Node name改成与数码管相对应的符号A。其他与逻辑分析仪的输入端的连线都以此法行之，点击仿真开关或按F5键进行仿真，计数器的输出和数码管的波形时序关系则立即直观的被显示在“Logic AnalyzerXLA1”的面板窗口中。见图12.7.2。,图12.7.3 Node对话框,