《组合逻辑电路》课件.ppt

第十四章 组合逻辑电路,第一节 组合逻辑电路的分析 第二节 组合逻辑电路的设计 第三节 编码器和译码器 第四节 数据分配器和选择器 第五节 运算器,第一节 组合逻辑电路的分析,组合逻辑电路 组合逻辑电路的分析步骤 例题,一、组合逻辑电路,数字电路,组合逻辑电路,时序逻辑电路,组合逻辑电路在任意时刻，输出状态值取决于该时刻各输入状态的组合，而与先前状态无关的逻辑电路。,二、组合逻辑电路的分析步骤,由已知逻辑图列写逻辑表达式；化简表达式；列写真值表；分析逻辑功能。,例：分析电路的逻辑功能。,0,1,1,0,异或门,例：分析电路的逻辑功能。,0,1,1,0,同或门,例：分析下图，写出逻辑表达式并化简。,ABC A+ABC C=ABC,例：已知输入信号波形如图，试画输出波形图。,F,A BC,0,0,0,0,0,0,0,第二节 组合逻辑电路的设计,组合逻辑电路的设计步骤 例题,一、组合逻辑电路的设计步骤,分析逻辑功能；列写真值表；由真值表列写逻辑表达式；化简表达式；画出逻辑图。,例：已知输入输出波形，试写出逻辑表达式，并变换为与非形式，并以与非门实现。,A,B,C,F,1,1,1,1,1,1,AB,BC,例：设计一个三输入三输出的逻辑电路。当A=1，B=C=0，红、绿灯亮；当C=1，B=A=0，黄、绿灯亮；当A=B=C=0，三个灯全亮。（P853-9）,A、B、C为三输入端，F1、F2、F3分别代表红、黄、绿灯，1 表示灯亮；0 表示灯灭。,1,1,1,1,1,1,1,解：,第三节 编码器和译码器,编码器 译码器,一、编码器,数字电路中，有时需要把某种控制信息用一个规定的二进制数来表示，这种表示控制信息的二进制数称为代码。将控制信息转换成代码的过程称为编码。实现编码的组合逻辑电路称为编码器。,二进制编码器,对N个信号进行编码，要保证2nN。,二进制编码器将八个高低电平信号变为八个不同的三位二值代码。,Y0Y7中任意时刻只允许有一个输入为高电平信号。,二十进制编码器,将Y0Y9 编成十个二值代码的电路。,常用编码器集成电路,填空：计算机键盘上101个键盘用二进制代码进行编码，至少应为_位二进制数。,2n101 n=7,7,二、译码器,译码是编码的逆过程，是将输入代码的含义“翻译”成一组高低电平信号。实现译码的组合逻辑电路称为译码器。,N2n 线译码器,24 线译码器,Y0AB,此译码器 输出低电平有效。,加入使能端E，可以控制译码器的工作。E1，Y0Y3都为1，译码器不工作；E0，译码器正常工作。,显示译码器,数字显示电路,常用的显示方式：字形重叠式 分段式 点阵式,常用的数码显示管：辉光数码管 荧光数码管 液晶显示器 发光二极管(LED),七段LED显示器,第四节 数据分配器和选择器,数据分配器 数据选择器,数据分配器是指能够完成将一个数据通过选择，能送到多个数据输出端的逻辑电路。,Y0Y1Y2Y3,00,01,10,11,一、数据分配器,74LS138数据分配器，多路转换器 38线译码器,16,15,14,13,12,11,10,9,1,2,3,4,5,6,7,8,A B C,G2AG2B G1,GND,Y7,Y0 Y1 Y2 Y3 Y4 Y5 Y6,VCC,二、数据选择器,数据选择器是指能够完成将多个数据通过选择，能送到一个数据输出端的逻辑电路。,I0I1I2I3,00,01,10,11,第五节 运算器,加法器 比较器,一、加法器,半加器,不考虑进位，将两个二进制数A和B相加，称为半加。实现半加运算的电路称为半加器。,令A、B为加数，S为和，C为进位。可得真值表：,1,0,0,1,0,0,0,1,CA B,全加器,相加时考虑来自低位的进位，称为全加。实现全加运算的电路称为全加器。,令Ai、Bi为加数Ci-1为低位进位，Si为和，Ci为高位进位。可得真值表：,1,0,0,1,0,0,0,1,1,0,0,1,0,1,1,1,多位数相加，可采用并行相加串行进位的方式。,二、比较器,比较器是对两个数A、B 进行比较以判断其大小的电路。,0,1,1,0,0,0,1,0,0,1,0,0,