NBTI PMOS 薄栅氧PMOS器件的HCI效应和NBTI效应.doc

可靠性：PMOS 薄栅氧PMOS器件的HCI效应和NBTI效应半导体制造2006年10月刊作者：Joyce Zhou、 Jeff Wu、 Jack Chen、 Wei-Ting Kary Chien, 中芯国际随着CMOS晶体管尺寸的不断微缩，人们越来越关注PMOS HCI(热载流子注入)可靠性问题。本文对薄栅氧PMOS晶体管的可靠性进行了准确的表征，并且深入研究了其衰减机制。此外，我们还对引起PMOS器件衰减的NBTI(负偏压温度不稳定性)效应进行了解释说明。对PMOS而言，最坏的衰减条件与Vg大小非常相关。为此，我们提出一种方法以证明PMOS衰减是在较大Vg条件下由HCI效应导致的漏极缺陷引起的，它与NBTI效应完全不同。此外，我们还分别解释了HCI 和NBTI效应的机理。最后，我们研究了HCI和NBTI的综合效应。在HCI和NBTI的综合作用下，超薄栅氧PMOS器件参数的衰减程度比单独的HCI或NBTI效应要严重得多。为了找到薄栅氧PMOS器件HCI效应的最坏条件，实验中我们对1.2V和1.5V短沟道PMOS 器件进行了测试。我们提出了一种在较高栅电场下区分HCI效应和NBTI效应的方法。此外，我们还对这两种效应(即HCI和NBTI)导致的器件参数偏移之间的相关性进行了研究，并且探讨了HCI-NBTI 综合效应对薄栅氧PMOS 器件可靠性的严重影响。下一节我们将介绍HCI的最坏条件。为了检测HCI效应引起的漏极损伤问题，我们在下一节中引入了“偏移”参数(Offset)。然后，我们对非均匀NBTI效应进行了描述。薄栅氧PMOS 器件HCI效应的最坏条件正如JEDEC-60提到的那样，在施加大小为Vg的栅偏压条件下，p沟道器件的参数变化程度最大，此时栅电流也处于最大值(Ig)1。早期，大多数研究集中于HCI偏压条件下PMOS的电子陷阱效应2。氧化层中很少会出现空穴陷阱，原因有几个，例如空穴注入的界面势垒较高、热空穴具有比热电子小得多的散射平均自由程等。然而，短沟道器件(沟道长度小于0.25微米)的情况就不一样了。随着器件尺寸的微缩，最大栅电流下的栅极偏压已经不能检测到真正的HCI衰减现象。当器件的沟道长度小于0.15微米时，峰值栅电流的检测就变得更加困难了。图 1图 2&3图 4&5图 6&7图 8图1为不同漏极电压(Vd)下Isub(虚线)和Ig(放大了1,000倍)随栅极偏压的变化曲线。如图所示，Vg1/3Vd时，Isub达到最大值；Vg增大时Ig跟着逐渐减小，而且没有峰值出现。最重要的是，Vg较小时Ig为正值，说明Vg较小时空穴的贡献比较多，这与长沟道PMOS 器件完全不同。对薄栅氧PMOS晶体管而言，更关键的是如何找到真正由于HCI效应导致器件衰减的最坏条件。1.5V和1.2V PMOS器件在不同Vg条件下的Idsat衰减曲线如图2和3所示：图2中，我们选择了四种Vg ：Vg等于0.55V和1.1V时分别具有最大Ig和Isub；Vg等于1.5V时是该器件的工作电压；Vg等于3.3V，此时Vg等于Vd。类似地，1.2V PMOS晶体管的测试条件为：与最大栅电流Ig相对应的Vg为0.87V；与最大Isub相对应的Vg为1.2V；以及Vg等于Vd(如图3所示)。如图2和图3所示，薄栅氧PMOS晶体管的最坏条件为Vg=Vd。该条件可以为空穴注入提供最有利的纵向电场3。对PMOS而言，FN偏压会导致与热载流子偏压同等数量级的Idsat衰减，Vg本身就足以导致严重的Idsat衰减现象4。由于Vg和高温会大大增强NBTI效应，因此我们需要对HCI-NBTI综合效应进行考虑，并且尽量区分两者的作用。检测HCI效应导致的漏极损伤利用正向和反向模式对Idsat衰减现象进行监测是十分必要的。通常，施加电压之前Idsat在正向模式和反向模式下应该大致相同，这也是判断器件对称性的常用标准。施加HCI偏压之后，由于在漏极区域附近产生了很多缺陷并逐步积累，很多电子被这些缺陷所捕捉，从而导致电流的减小，因此反向模式下的Idsat比正向模式小。NBTI则不同，该效应导致的缺陷可能是沿着沟道和附近界面对称分布的。因此，当我们从Id特征中计算参数时要特别小心对HCI结果的解释。我们对两种模式下的参数“偏移”量进行了如下定义：偏移量（Offset） = Idsat(%)_rIdsat(%)_f其中，Idsat(%)_r和Idsat(%)_f分别是反向和正向模式下Idsat的衰减百分比。Offset可以帮助我们判断HCI诱导漏极损伤情况的严重程度，并且有效地与Vg较高条件下栅偏压不稳定所导致的损伤相区分。图4所示为不同Vg下1.2V PMOS的Offset大小。如图所示，Vg较高时，Offset衰减程度随着时间的推移而增大，这主要是因为HCI效应造成了漏极损伤。然而，这一现象并未在图5所示的NMOS器件中出现。总之，对薄栅氧PMOS而言，Vg较高时会增强HCI效应，相关性也比NMOS器件强得多。此外，我们还可以推论，大部分p沟道电子陷在接近漏极的氧化层中，因为这里的沟道电场最强。这些电子将正电荷吸向氧化层界面附近，对于p沟道器件而言相当于缩短了有效沟道长度。在反向模式下衰减程度表现得更为明显。这主要是由于在漏极施加偏压后导致的空间变化区域“屏蔽效应”引起的5。为了解释薄栅氧PMOS 器件的衰减机制，我们需要综合考虑陷在氧化层和界面层的电荷效应。其中，最关键的是能够监测到这两种效应对器件衰减的贡献程度。为此，我们提出用电荷泵(CP)的方法对沟道和漏极区域的界面态密度进行测量。我们发现，CP法可以确定界面态密度和氧化层电荷对PMOS衰减的贡献程度，两者分别由HCI和NBTI效应所导致。PMOS HCI和NBTI效应之间的相关性以及非均匀NBTI效应在0.35微米及更大工艺节点，我们很少考虑PMOS HCI效应导致的器件衰减现象。主要原因有两点，一是与N型沟道相比较(其中HCI效应导致的沟道损伤主要集中在界面附近）， P型沟道的热载流子入口较深；二是p型沟道中由于空穴碰撞导致的离子化速度比电子低得多（因此PMOS的沟道电场加速效应比NMOS弱）。然而，随着器件尺寸微缩到短沟道器件，热电子将引发穿通效应 (HEIP)；即便是交流脉冲或栅电压所导致的漏极电流都会导致器件的严重衰减。对超薄栅氧化层特别是厚度小于40Å时，PMOS HCI寿命呈指数级增长（如图6所示）。这主要是因为PMOS中空穴注入取代了电子注入。另外，在较高栅偏压下，界面陷阱对HCI的影响比氧化层电荷更为显著。此时可以忽略HCI导致的衰减，NBTI则成为影响PMOS可靠性的关键所在。图7为不同工艺节点下的NBTI寿命。随着工艺的不断进步，NBTI寿命逐渐缩短。受界面陷阱所导致的损伤现象影响，Vt寿命比Idsat短。栅氧化层电场会大大增强NBTI效应。随着栅氧化层电场强度的增大，垂直电场逐渐增强。受到垂直电场的影响，氢加速后被陷在栅氧化层中，从而形成固定的氧化层正电荷。这会导致Vt出现更加明显的偏移和使NBTI效应变得更加严重。根据氢释放模型7，界面陷阱和氧化层缺陷是相互关联的，其相关性取决于Si/SiO2界面的氢粒子释放程度。NBTI寿命预测模型如下所示：TTFExp(-Vg)*Exp(EaKT)其中，是GOX电压加速因子，Ea是温度加速因子。图8为不同操作电压（1.2V, 1.5V, 1.8V, 2.5V和3.3V）下PMOS器件的值。Idsat和Vt所对应的值非常接近。图8还显示，对超薄栅氧PMOS器件而言，Vg越大NBTI效应越严重。另一方面，随着NBTI温度的升高电子捕捉程度会急剧降低。这会导致界面态密度的增大和使Vt成为NBTI效应更为关键的参数：Vt会偏移到更大的绝对值而且会变得更不稳定。这与p沟道HCI效应恰恰相反，HCI效应会导致Vt向较小绝对值偏移。非均匀NBTI效应是综合了HCI效应和NBTI效应的一种特殊模式；对薄栅氧p沟道器件而言，它导致比NBTI效应更加严重的衰减。据报道，非均匀NBTI效应并不是HCI效应和NBTI效应的简单叠加，它具有更为复杂的机制，有待进一步深入研究。图9为不同栅电压和漏极电压下2.5V PMOS器件的Idsat衰减曲线。我们发现，在105高温下，HCI效应导致的衰减程度比室温小。但是，Vd=Vg时会在105高温下出现最严重的衰减。这是由于非均匀NBTI效应引起的。在实际的器件操作中，由于Vg较高时会同时增强NBTI效应和HCI效应，因此非均匀NBTI效应也取决于Vg。图 9&10如图10所示，NBTI效应或HCI-NBTI综合效应导致的损伤在沟道中的分布相当均匀，不会集中在漏极附近。PMOS的性能衰减对温度十分敏感，Vd=Vg时尤其如此。而且，温度较高时薄栅氧PMOS的恢复速度比厚栅氧PMOS慢得多8。NBTI效应可以生成固定的氧化层电荷Qf并且增强漏极边缘的电场强度。这会导致更加严重的HCI衰减。其中，Qf由HCI效应和NBTI效应共同导致。Qf会增强漏极附近区域的电场强度，并且导致严重的HCI衰减。因此，与单独的NBTI效应相比较，HCI和NBTI的综合效应会导致更加严重的衰减。 结论在超薄栅氧器件中，PMOS HCI效应的最坏条件从以前的最大Ig变为Vg=Vd。本文对导致这种变化的机理和方法进行了描述，并且对较高Vg下的HCI效应和NBTI效应进行了区分。我们发现，Vg=Vd时会导致严重的HCI诱导漏极损伤，损失程度会受到垂直栅电场的增强。另一方面，当器件尺寸逐渐微缩到亚微米时，我们可以忽略单纯由于HCI效应导致的衰减，而NBTI效应则成为衡量PMOS可靠性的重要因素。最后，非均匀NBTI效应并不是HCI和NBTI效应的简单叠加，它具有更加复杂的机制。与单纯的NBTI效应相比较，它将导致p沟道器件出现更加严重的性能衰减。参考文献1E/A/JESD60 “A Procedure for Measuring P-Channel MOSFET Hot-Carrier-Induced Degradation at Maximum Gate Current Under DC Stress” April. 19972Bravaix A, Vuillaume D. Simple “Charge-pumping method to measure the logarithmic-time dependence of trapped oxide charge in pMOSFETs”. Microelectron Eng, 1992,19:4693Rosa L, Guarin F, Rauch S, et al. “NBTI-channel hot carrier effects in PMOSFETs in advanced CMOS technologies”. Proc IEEE Int Reliab Phys Symp, 1997:2824Lin C, Biesemans S, Han L K, et al. “Hot Carrier Reliability for 0.13mm CMOS Technology with Dual Gate Oxide Thickness” In : IEDM Tech Dig, 2000:1355Brian S. Doyle, Kaizard R. Mistry, “The Characterization of Hot-Carrier Damage in p-Channel Transistors” IEEE. Jan.19936Yang Guoyong, “Characterization of Oxide Charge During HC degradation of ultra thin gate PMOSFETs”. 半导体学报，Vol.24, No.37V.Huard, F. Monsieur, G. Ribes, and S. Bruyere “Evidence for hydrogen-related defects during NBTI stress in p-MOSFETs” IEEE.20038Mohammad S Akbar, Marty Agostinelli, et al. “PMOS Thin Gate Oxide Recovery Upon  Negative Bias Temperature Stress” IEEE.2004