《微型计算机原理与接口技术》电子教案.ppt

微型计算机原理与接口技术,1.1 微型计算机概述,微型计算机是以微处理器为核心，配以存储器、输入/输出接口电路和系统总线构成的计算机。以微处理器的发展为标志，自1971年出现微处理器开始，已推出六代产品：,第一代微处理器（19711973）以4位微处理器和低档8位微处理器为代表,第二代微处理器（19741978）以中高档8位微处理器为代表,第三代微处理器（19791984）以16位微处理器为代表,第四代微处理器（19851992）以32位微处理器为代表,第五代微处理器（19932000）以超级32位微处理器为代表,1.1.1 微型计算机的产生与发展,第六代微处理器（2001年以后）以64位微处理器为代表,1.1.2 微型计算机的特点,1体积小、重量轻、功耗低 2功能强3可靠性高 4价格廉 5结构灵活，适应性强 6使用方便、维护容易,1、按字长分类：,1.1.3 微型计算机的分类,4位机/8位机/16位机/32位机/64位机,2、按结构分类：,单片机/单板机/多板机/微型计算机,3、按制造工艺分类：,MOS型微机/双极型微机,1.1.4 微型计算机的主要性能指标,1.1.5 微型计算机的应用,1.2 微型计算机系统的组成,1.2.1 微型计算机的硬件系统,1.2.1 微型计算机的硬件系统,1.2 微型计算机系统的组成,1.2.1 微型计算机的硬件系统,1 微处理器,2 内存储器,3 输入/输出接口,4 系统总线,5 外部设备,1.2 微型计算机系统的组成,1、系统软件:,2、应用软件:,1.2 微型计算机系统的组成,1.2.2 微型计算机的软件系统,1.2.3 微处理器、微型计算机及微型计算机系统,1.2.3 微处理器、微型计算机及微型计算机系统,1.3 计算机中数和字符的表示,1.3.1 进位计数制及数制之间的转换,进位计数制是一种计数方法，十进制数是人们最熟悉、最常用的，计算机中采用二进制数，为了表示方便，我们有时使用十六进制数或八进制数,1.3.1 进位计数制及数制之间的转换,1.3 计算机中数和字符的表示,二进制数,十进制数：,各位二进制数码乘以对应位的权之和,十六进制数,十进制数：,各位十六进制数码乘以对应位的权之和,1、,2、,例如：,=122+121+020+02-1+12-2 D,=6.25 D,=5161+11160+1216-1D,=91.75 D,110.01B,5B.CH,1.3.1 进位计数制及数制之间的转换,1.3.1 进位计数制及数制之间的转换,十进制数,二进制数：（整数部分）,除2取余，直至商为 0,十进制数,二进制数：（小数部分）,乘 2 取整，直至积为 0，或达到精度要求,例如：,6.25 D=110.01B,6/2 商3 余03/2 商1 余11/2 商0 余1,0.252 积 0.5整数部分为00.52 积 1.0 整数部分为 10.0,3、,1.3.1 进位计数制及数制之间的转换,十进制数,十六进制数：（整数部分）,除16取余，直至商为 0,十进制数,十六进制数：（小数部分）,乘 16 取整，直至积为 0，或达到精度要求,例如：,91.75 D=5B.CH,91/16 商5 余11即B5/16 商0 余 5,0.7516 积 12.0 整数部分为C0.0,4、,1.3.1 进位计数制及数制之间的转换,二进制数,十六进制数：,一位十六进制数唯一对应 4 位二进制数,例如：,=0110.0100B,5 B.CH,110.01B,=6.4H,=0101 1011.1100B,=1011011.11B,5、,数值型数据：无符号数、带符号数,二进制带符号数的符号位表示：使用二进制编码的最高位，“0”表示“正”，“1”表示“负”,机器数：将符号位与数值位一起予以数值化的数,真值：机器数所代表的数值为该机器数的真值,常用带符号数编码：原码、反码、补码、过余码等,1.3.2 计算机中数值信息的表示,1.3.2 计算机中数值信息的表示,1、原码,最高位为符号位，0表示正数，1表示负数，其余各位表示数值的绝对值大小,以机器字长为8位为例：+1 原=00000001B=01H+127原=01111111B=7FH+0 原=00000000B=00H-1 原=10000001B=81H-127原=11111111B=FFH-0 原=10000000B=80H,1.3.2 计算机中数值信息的表示,2、反码,最高位为符号位，0表示正数，1表示负数，正数的反码与原码的表示相同，负数的反码为其原码除符号位之外的其余各位按位取反,1.3.2 计算机中数值信息的表示,、补码,正数的补码与原码的表示相同，负数的补码为其原码除符号位之外的各位按位取反后再加1,4、过余码,又称移码，是将真值在数轴上往正方向平移2n-1后得到的编码。即将真值加上一个正数2n-1，这个加上去的正数称为过余量,以机器字长为8位，过余量为128为例：+1 过余=128+1=129=100000001B+127过余=128+127=255=11111111B+0 过余=128+0=128=100000000B-1 过余=128-1=127=01111111B-127过余=128-127=1=000000001B-0 过余=128-0=128=100000000B,1.3.2 计算机中数值信息的表示,5、补码与真值的转换,正数的补码等于其真值，即正数补码的真值就等于正数补码本身的二进制值,1.3.2 计算机中数值信息的表示,以机器字长为8位为例：X补=01010011B时，正数，即X=+1010011B+83X补=10101101B时，负数，将X补按位取反再加1，得到01010011B83，即X-83,对于负数的补码首先确定其符号位，然后将补码按位全部取反再加1，即得到其真值的绝对值,1、定点数：小数点位置固定不变,定点整数：小数点隐含于最末位的后面定点小数：小数点隐含于最高位的前面,2、浮点数：小数点位置可以改变,1.3.3 数的定点和浮点表示,1、ASCII码（美国信息交换标准代码）,ASCII码表包括52个大小写英文字母、09数字、一些运算符号、标点符号、其它专用符号、控制符号一个ASCII码由7 位二进制编码组成，在一个字节中最高一位空闲，用0补充,1.3.4 计算机中文字信息的表示,1.3.4 计算机中文字信息的表示,2、BCD码,用4位二进制数来表示1位十进制数的编码方法称为二进制编码的十进数或称为二十进制数，简称BCD码,1.3.4 计算机中文字信息的表示,3、汉字编码,汉字输入码：利用键盘输入汉字的输入编码数字编码、字音编码、字形编码、音形编码,汉字交换码：用2个7位表示的标准编码国标码（一级汉字3755个、二级汉字3008个）,汉字内码：计算机系统内部存储和处理汉字信息时所使用的编码,汉字字形码：表示汉字形状的编码点阵字形、轮廓字形,1.4 二进制运算,1.4.1 补码的加减法运算,1.4 二进制运算,1.4.逻辑运算,习题与思考,简述微型计算机系统的组成及各部分作用,填空,硬件,软件,系统,应用,举例说明微型计算机的特点及其应用,()15H=21D=1000101B()求一个数的补码就是对其求补()8位二进制补码0D8H表示的真值是40,判断对错,2.1 Intel8086微处理器,2.1.1 8086微处理的主要特性,2.1.2 8086微处理的内部结构,2.1.2 8086微处理的内部结构,CPU取指过程,2.1.2 8086微处理的内部结构,CPU向内存写数过程,2.1.2 8086微处理的内部结构,EU取指、译码过程,2.1.2 8086微处理的内部结构,2.1.2 8086微处理的内部结构,2.1.3 8086寄存器结构,2.1.3 8086寄存器结构,2.1.3 8086寄存器结构,6个状态位记录指令操作后结果的状态信息，由CPU根据结果自动设置CF 进位标志SF 符号标志OF 溢出标志PF 奇偶标志ZF 零标志AF 辅助进位标志,3 个控制位控制处理器的操作，根据需要由程序用指令设置DF 方向标志IF 中断允许标志TF 陷阱标志,5、标志寄存器FLAG(16位),2.1.3 8086寄存器结构,2.1.4 8086总线的工作周期,指令周期：执行一条指令所需的时间，不同指令的指令周期不等长总线周期：CPU访问内存或I/O端口存/取一个数据或指令所用的时间，一个基本的总线周期由个时钟周期组成时钟周期：时钟脉冲的重复周期,2.1.5 8086的引脚及工作模式,1、工作模式,2.1.5 8086的引脚及工作模式,2、引脚功能,8086,2.1.5 8086的引脚及工作模式,3、8086最小模式下的典型配置,2.1.5 8086的引脚及工作模式,4、8086最大模式下的典型配置,2.1.6 8086的存储器组织及I/O组织,1、8086存储器组织,1、8086存储器组织,2.1.6 8086的存储器组织及I/O组织,2.1.6 8086的存储器组织及I/O组织,分段技术,0000 H,0001 H,0002 H,0003 H,0004 H,12340H,12341H,12342H,12343H,12344H,.,.,物理地址,段内偏移地址,段基址,偏移地址,0000 H,0001 H,0002 H,0003 H,0004 H,1234 H,1、8086存储器组织,2.1.6 8086的存储器组织及I/O组织,分段技术,0000,16位段基址,20位物理地址,1、8086存储器组织,00000H00002H00004H.,00001H00003H00005H.,2.1.6 8086的存储器组织及I/O组织,分体结构,1、8086存储器组织,2.1.6 8086的存储器组织及I/O组织,2、8086的I/O空间,2.1.7 8086的总线操作及时序,1、系统复位与启动操作,8086的复位和启动操作是通过RESET引脚的触发信号执行的，8086要求复位信号至少维持4个时钟周期的高电平，若是初次上电则要求至少维持50s的高电平,当RESET信号一进入高电平，8086就会结束现行操作，进入内部复位状态，并将CPU内部将全部寄存器置为初值,系统复位重新启动时，便从内存的FFFF0H单元开始执行程序。一般在FFFF0H处存放一条JMP指令，转移到系统程序入口处，保证系统一启动就可以自动进入系统程序,8086复位操作时序,4T后,1T后,在RESET信号变成高电平后，经过1个时钟周期，所有的三态输出线被置为高阻态，并一直维持高阻态（浮空）直到RESET信号变为低电平为止，但在高阻态的前半个时钟周期，三态输出线被置为不作用状态，当时钟信号又变成高电平时，才置为高阻态,2、最小模式下存储器或I/O端口读操作,T1状态,T2状态,T3状态,在基本总线周期的T3状态，存储单元或I/O端口将数据送到了数据总线上，CPU通过AD15AD0接收数据。T2状态的各信号电平持续到T3状态。,Tw状态,CPU在T3状态的前沿采样READY信号，为低电平,说明数据总线上没有数据，就在T3与T4之间插入等待周期Tw，以后CPU在每个Tw的前沿处采样READY，确定是否继续插入Tw，直到READY为高电平，才进入T4状态。Tw与T3状态各控制信号的电平状态一致。,T4状态,与最小模式下的读总线周期不同之处：,在T2状态，地址信号发出后，CPU立即向地址/数据线AD15AD0发出数据，数据信号保持到T4状态，使存储器或外设一旦准备好数据即可从数据总线取走数据。,2、最小模式下存储器或I/O端口写操作,与最小模式下的读总线周期的不同之处：,3、最大模式下存储器或I/O端口读操作,与最大模式下的读总线周期的不同之处：,3、最大模式下存储器或I/O端口写操作,CPU在每个指令周期的最后一个T状态检测可屏蔽中断请求线INTR，若INTR引脚有一个高电平，且标志寄存器中断允许标志IF=1时，CPU在执行完当前的指令后，执行中断响应周期。CPU对可屏蔽中断请求的响应过程要执行两个连续的INTA总线周期，每个总线周期包括4个时钟周期。,4、中断操作,1、HOLD信号变为高电平后，CPU要在下一个时钟周期的上升沿才检测到。然后用T4或T1状态的下降沿使HLDA变成高电平，若采样到HOLD信号时，不在T4或T1状态，可能会延迟几个时钟周期，等到T4或T1状态才发出HLDA信号,4、当总线请求结束，HOLD和HLDA信号变为低电平时，CPU不立即驱动总线，这些引脚继续浮空，直到CPU执行一条总线操作时，才结束带这些引脚的浮空状态。因此，为了防止总线控制切换时，因没有任何主模块的驱动而造成控制线电平漂移到最小电平以下，在控制线和电源之间要连接一个提拉电阻,5、最小模式下总线保持请求/响应操作,5、与最小模式下执行总线保持请求保持响应周期情况一样，CPU发出总线允许负脉冲，释放总线后，仍可执行已经进入指令缓冲队列的指令，直到需要使用总线周期为止,6、最大模式下总线请求/允许/释放操作,1、CPU及辅助器件构成的CPU子系统,2、ROM和RAM构成的存储器子系统,3、各种I/O芯片构成的接口部件子系统,4、连接各种外设适配器以及存储器扩充板的PC总线I/O扩展槽,IBM PC/XT的核心是安装在机箱底部的系统主板，系统主板上的电路可以分成四个主要功能模块：,2.1.8 IBM PC/XT微型计算机系统简介,1、CPU子系统,8088微处理器,8284A时钟发生器,8282/8283/74LS373 地址锁存器,8286/8287/74LS245 数据收发器,8288总线控制器,2、存储器子系统,3、I/O子系统,IBM-PC/XT系统板部件框图,系统板上RAM由DRAM2164（64K1位）构成，共4个体，每体9片（8个数据位，一个奇偶校验位），即36片2164构成256KB常规RAM,2164DRAM使用时要求每2ms对内部刷新一次，因此要求每两次刷新操作的时间间隔为2ms128=15.6s（每片512个单元为一组同时刷新，共128组）（36片同时刷新）,由8253-5计数器1（方式2计数初值为12H，每隔12H1.19MHz=15.12s向8237-5通道0发出一次刷新请求信号,由8237A-5向CPU请求DMA，对DRAM进行周期性的刷新,8253-5的计数器0工作于方式3，计数初值为0000H，每隔655361.19MHz=55ms向8259A的IR0请求一次中断,8259A的IR0请求一次中断，CPU调用一次08H中断，进行系统时间修改,计算机自检后8255A-5的A口输入键盘扫描码；C口输入系统各类工作状态；PB0、PB1及8253的计数器2控制扬声器发声,8237A-5的通道2、通道3用作软盘数据传送及硬盘数据传送,2.2 80 x86高档微处理器,（1）80386微处理器拥有32位数据总线和32位地址总线，可直接寻址4GB物理存储空间，具有虚拟存储能力，虚拟存储空间达64TB。存储器采用分段结构,2.2.1 80386微处理,1、80386的主要特点,（2）系统采用流水线和指令重叠技术、虚拟存储技术、片内存储器管理技术、存储器管理分段、分页保护技术等，系统实现了多用户多任务操作,（3）提供32位的指令，可支持8位、16位、32位的数据类型，具有8个通用的32位寄存器,（4）首次在芯片内使用Cache，以使内存速度能更好地与运算器的速度相匹配，从而大大提高指令的执行速度和工作效率,（5）提供32位外部总线接口，最大数据传输速率为32Mbps。系统可同高速的DRAM芯片接口，支持动态总线宽度控制，能动态地切换32位/16位数据总线,（6）具有片内集成的存储器管理部件MMU，可支持虚拟存储和特权保护，片内具有多任务机构，能快速完成任务的切换,（7）通过配置浮点协处理器80387实现数据高速处理，加快了浮点运算速度,（8）80386系统能在12.5MHz或16MHz时钟频率下可靠工作，指令的执行速度可达3MIPS4MIPS以上,3、80386的内部结构,2.2.1 80386微处理,（1）在CISC（复杂指令集计算机）技术的基础上，首次采用了RISC（精简指令集计算机）技术，使得大多数常用指令可以在一个时钟周期内完成，从而大大加快了指令的执行速度,1、80486的主要特点,2.2.2 80486微处理,（2）将浮点运算部件、Cache及其控制器集成于80486微处理器芯片内，使得数据和指令的存取速度、数据的运算速度进一步提高。采用突发式总线技术，从而大大加快CPU与内存之间的数据交换速度,（3）微处理器内部为全32位结构，即寄存器、ALU和内部数据总线宽度都是32位，地址总线也为32位。而CPU与浮点运算部件之间的数据通道为64位，CPU与Cache、Cache与Cache控制器之间数据通道为128位,（4）增加了多处理器指令，增强了多重处理系统，片上硬件确保了超高速缓存一致性协议，并支持多级超高速缓存结构。80486可以模拟多个80286CPU来提供更多层次的多任务功能,（5）80486具有内装自测试功能，可以广泛地测试片上逻辑电路、超高速缓存和片上分页转换高速缓存；支持硬件测试、Intel软件和扩展的第三者软件；调试性能包括执行指令和存取数据时的断点设置功能,3、80486的内部结构,2.2.2 80486微处理,（1）采用超标量流水线结构。它是Pentium微处理器的核心技术，它由U和V两条指令流水线构成，每一流水线都拥有自己的ALU、地址生成电路和数据Cache的接口，使微处理器的运行速度成倍提高,1、Pentium系列微处理的主要特点,2.2.3 Pentium系列微处理,（2）采用双Cache结构，指令Cache和数据Cache同时分别预取指令和操作数，且数据Cache有两个接口，能同时与U、V两条流水线交换数据，数据Cache还采用回写方式，以适应共享内存储器多机系统的需要,（3）将常用指令进行固化。一些常用的指令（如MOV、DEC、PUSH等）改用硬件实现，不再使用微代码操作，使指令的执行速度进一步提高,（4）采用全新设计的增强型浮点运算器（FPU），FPU采用了超级流水线技术，其执行过程分为8级流水线，浮点运算部件对一些指令采用新的算法，并用电路进行固化，硬件实现，使浮点运算速度大大提高,（5）处理器内部采用指令预取和分支预测技术，保证流水线的指令预取步骤不会空置，从而大大提高了流水线的执行效率,（6）系统可工作于实模式、保护模式、虚拟8086模式以及具有特色的系统管理模式（SMM）。系统复位时自动进入实模式，并可以从一种模式切换到另一种模式,（7）系统使用64位的外部数据总线，提高了数据传输速度；采用PCI局部总线；系统内部还增强了错误检测与报告、支持多重处理等功能,2、Pentium系列微处理的内部结构,2.2.3 Pentium系列微处理,习题与思考,简述8086CPU中BIU和EU的功能,Pentium微处理器的数据Cache和指令Cache各有 何作用？,填空,决定8086/8088工作方式的引脚是 _ 8086的1个总线周期包括_4个时钟周期 物理地址_地址16_地址,T1、T2、T3、T4,基,偏移,名词解释,指令周期、总线周期、时钟周期,判断对错,3.1 存储器概述,3.1.1 存储器的分类,1、按在系统中的作用分类,内存(主存储器或主存)/外存(辅助存储器或辅存),3、按存储介质类,半导体存储器/磁存储器/光存储器,4、按存储器的存取方式分类,只读存储器/随机存取存储器/顺序存取存储器/直接存取存储器,2、按存储信息的可保存性分类,易失性存储器/非易失性存储器,3.1.2 存储器的主要性能指标,微型计算机系统存储器的性能指标很多，如存储容量、存取速度、存储器的可靠性、功耗、价格、性能价格比及电源种类等，最重要的性能指标是存储容量和存取速度,3.1.3 主存储器的基本结构,3.1.4 半导体存储器,3.2 随机存取存储器 RAM,1、SRAM的基本存储电路,基本存储电路是指存储一位二进制数的电路，又称单元电路，是组成存储器的基础和核心,3.2.1 静态RAM（SRAM）,2、SRAM的结构,3.2.1 静态RAM（SRAM）,存储体 地址译码器 读写控制电路 I/O电路,3、典型SRAM芯片,3.2.1 静态RAM（SRAM）,3.2.2 动态RAM（DRAM）,1、单管DRAM基本存储电路,3、典型DRAM芯片,2、DRAM的刷新方式,周期性地对动态存储器进行读出、放大、再写回,3.2.2 动态RAM（DRAM）,3.3 只读存储器 ROM,3.3.1 掩膜只读存储ROM,3.3.2 可编程只读存储器PROM,3.3.3 可擦除可编程只读存储器EPROM,3.3.4 电可擦除可编程只读存储器E2PROM,E2PROM是一种可用电擦除和编程的只读存储器，既可以像RAM一样随机地进行在线改写，又可以像ROM一样在掉电的情况下非易失地保存数据，其擦写次数可达1万次以上，数据可保存10年以上，可作为系统中可靠保存数据的存储器，故E2PROM比EPROM具有更大的优越性,3.3.5 快擦除读写存储器Flash Memory,Flash Memory兼有ROM和RAM的性能和高密度性，具有可靠的非易失性、快速电擦除性，其制造成本低、功耗低、可重复使用，可以擦写百万次以上,3.4 半导体存储器接口,3.4.1 存储器芯片与CPU连接时必须注意的问题,1、CPU总线的负载能力2、CPU时序与存储器芯片存取速度之间的匹配3、存储器的地址分配,3.4.3 存储器容量扩展,1、位扩展,位数的扩展：地址线、片选线和读写信号线并联，数据线单独引出,2、字扩展,单元个数的扩展：地址线、读写信号线和数据线并联,片选线单独引出,3.4.3 存储器容量扩展,A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,上图中各芯片的地址范围：,0 0,0 1,1 0,1 1,3、字、位扩展,D7D4D3D0,分析：用16K4位的存储器芯片组成64K8位的存储器，需多少片这样的芯片？如何连接？,3.4.3 存储器容量扩展,1、8088CPU与存储器的连接,3.4.4 典型CPU与存储器的连接,2、8086CPU与存储器的连接,3.4.4 典型CPU与存储器的连接,3、80286CPU与存储器的连接,3.4.4 典型CPU与存储器的连接,4、32位CPU与存储器的连接,3.4.4 典型CPU与存储器的连接,1、30线SIMM,3.4.5 SIMM 和 DIMM,单列直插式存储器(SIMM)和双列直插式存储器（DIMM）是把内存储器芯片焊接在条形印刷电路板上制成的，俗称内存条。在内存条上不仅有存储器芯片组，还有地址译码等辅助电路,2、72线SIMM,3、168线DIMM,3.5 存储体系结构,3.5.1 存储器系统的层次结构,3.5.2 多体存储结构,高位交叉访问存储器结构,低位交叉访问存储器结构,3.5.2 多体存储结构,3.5.3 高速缓冲存储器（Cache）,4、Cache一致性问题,1、Cache工作原理,3.5.4 虚拟存储器,1、虚拟存储器工作原理,习题与思考,动态存储器为什么必须定期刷新？,填空,8086CPU有_根地址线，其最大寻址范围_MB半导体存储器一般分为RAM和_两大类若选用2114（1K4位）存储芯片组成2K8位的内存，需要_片2114芯片。起始地址为2000H，则末地址为_,20,ROM,存储器有哪些主要性能指标？,1,4,27FFH,虚拟存储器与Cache的区别主要表现在哪几方面？,4.1 微机接口技术概述,4.1.2 接口的类型,4.1.3 CPU与外设交换的信息类型,4.1.4 接口电路的一般结构,4.1.5 I/O端口的编址方法,4.1.6 接口技术的现状及发展,基于现代化集成技术及计算机技术的发展，目前的接口几乎都是中、大规模甚至超大规模集成芯片，并且是可编程的，具有较好的通用性，可以实现实时、多任务、并行操作,接口技术的发展趋势：向大规模和超大规模、超高速芯片方向发展向智能化、系列化和一体化方向发展随着多媒体、超媒体技术的出现，相应的接口器件也会不断涌现,4.2 输入/输出控制方式,4.2.1 程序控制方式,CPU在执行一个输入/输出操作前，必须对外设的状态进行测试，当外设准备好才能传送，否则CPU等待并查询外设的状态，直至外设准备好,2、条件传送方式（查询传送方式）,4.2.1 程序控制方式,开始,循环,查询输入：TEST1：INAL，SPORT;读状态口 TESTAL，01H JZTEST1 INAL，DPORT;输入数据口,查询输出：TEST2：INAL，SPORT;读状态口 TESTAL，02H JZTEST2 OUTDPORT，AL;输出数据口,4.2.1 程序控制方式,4.2.2 中断控制方式,中断控制方式，是当外设的输入数据准备好或接收数据的锁存器空时，外设便主动向CPU发出中断请求，于是CPU暂停现行程序的执行，转去执行为外设服务的输入/输出控制子程序，服务完毕后即返回原来程序继续执行,引入了中断概念后，CPU和外设（甚至多个外设）可以同时工作，从而大大提高CPU的效率和控制程序执行的实时性,4.2.2 中断控制方式,4.2.3 DMA控制方式,4.2.3 DMA控制方式,4.2.4 I/O处理机方式,习题与思考,CPU与外设的信息交换有哪几种方式？,简述接口电路的功能,填空,CPU寻址外设端口的两种寻址方式是存储器映衬编址方式和_编址方式。CPU与外设间传送的信息有_信息、_信息、_信息三类。,I/O独立,数据,名词解释,接口、端口,控制,状态,5.1 并行通信及接口接口,通信：CPU与外部设备之间的信息交换、计算机与计算机之间的信息交换都称为通信,并行通信：在多条传输线上同时传输多位数据串行通信：利用单条传输线，将多位数据按照先后顺序逐位进行传输,CPU接口,内部逻辑,外设接口,A组,B组,5.2.1 8255A的内部结构,5.2 可编程并行接口8255A,5.2.1 8255A的内部结构,5.2.2 8255A的引脚功能,4039383736353433323130292827262524232221,1234567891011121314151617181920,5.2.3 8255A的控制字,1、工作方式控制字,2、C口置位/复位控制字,5.2.4 8255A的工作方式,1、方式0 基本输入输出方式(适用于A口、B口、C口),2、方式1 选通输入输出方式(适用于A口、B口),无固定的I/O联络信号，不能使用中断，只能用地无条件传送或查询传送。A口、B口、C口高4位、C口低4位可以分别设置为输入或输出,设置了专用的中断请求和联络信号线。通常用于查询传送或中断传送。A口、B口作为数据口，而C口的大部分引脚分配作联络信号用。用户对这些引脚不能再指定作其它用途,A口及B口的工作方式相互独立，互不影响,3、方式2 双向选通输入输出方式(仅适用于A口),方式1输入（A口）,方式1输入（B口）,方式1输出（A口）,方式1输出（B口）,方式2（A口）,5.2.5 8255A的编程,某系统中，8255A工作于方式0，A口输出，B口输入，试编制初始化程序,分析：工作方式字为：10000010B，即82H,编程：MOV DX，控口地址MOV AL，082HOUT DX，AL,试编程使PC5输出一个负跳变,编程：MOV AL，0BH;0BH=00001011BMOV DX，控口地址OUT DX，ALMOV AL，0AH;0AH=00001010BOUT DX，AL,5.3 8255A的应用,5.3.1 8255A控制LED显示,5.3.2 8255A用于并行打印机,5.3.3 8255A用于键盘接口,5.3.4 8255A实现双机并行通讯,习题与思考,8255A的端口地址范围为300H303H，A口方式1输入，B口方式1输出，试编写初始化程序,判断对错,()8255A的A口可以工作于方式2，而B口只能工作于方式0或方式1()8255A的C口不能用于传送数据()8255A只能传送并行数据不能传送串行数据()C口置位/复位控制字要写入C口，而不是控制口,若8255A的控制口地址为63H，试编写一段程序，使C口的PC3输出一个负脉冲,6.1 定时/计数技术概述,6.1.3 可编程定时器 计数器的工作原理,CLK,GATE,OUT,nfclkfout,6.2 可编程定时/计数器8253,6.2.2 8253的内部结构,计数器通道内部逻辑图,6.2.2 8253的内部结构,6.2.3 8253的引脚功能,6.2.4 8253的工作方式,6.2.5 8253的控制字,8253初始化编程步骤：,6.2.6 8253的编程,1、初始化编程,（1）先向8253写入控制字，以指定要选择的计数通道，并设置该通道的工作方式、数据读/写格式和计数方式（2）然后根据控制字所确定的格式，向指定的计数通道写入计数初始值,某8253各计数通道地址分别为0F8H、0FAH、0FCH、0FEH，计数通道0工作于方式1，按照二进制（或 BCD）计数，计数初始值为500，试对其初始化编程,按16位BCD码计数：MOVAL，33HOUT0FEH，ALMOVAL，00HOUT 0F8H，ALMOV AL，05HOUT0F8H，AL,按BCD码计数：（只送高8位）MOVAL，23HOUT0FEH，ALMOVAL，05HOUT 0F8H，AL,按二进制计数：MOVAL，32HOUT0FEH，ALMOVAX，500OUT 0F8H，ALMOVAL，AHOUT 0F8H，AL,8253初始化编程举例,6.2.6 8253的编程,6.2.6 8253的编程,2、锁存读出,方法一：读之前先停止计数,方法二：读之前先送计数锁存命令,直接用输入指令读取所选择的计数器通道。因计数器当前计数值要分两次读入，为保证读入数据的准确性，就要求在读数之前先用门控信号GATE或外部逻辑禁止计数器的计数，停止计数后再读入,例：读出计数1通道的当前16位计数值，放于AX中,MOV AL，40H；锁存控制字为40HOUT 83H，AL；83H为控制口地址IN AX，81H；81H为通道1地址MOV AH，ALIN AL，81HXCHG AH，AL,6.3 8253的应用,6.3.1 IBM PC/XT机上8253的时钟中断,6.3.2 IBM PC/XT机上8253的动态存储器刷新定时,6.3.3 8253用于扬声器发声控制,习题与思考,判断对错,()8253计数器工作于方式3，可以实现分频的功能()8253内部有三个计数通道，它们的功能相同，但不能同时计数()若向8253写入计数初始值0，即规定其最大计数值为65536,若8253通道2工作于方式2，计数初始值为100，8253的端口地址范围为340H343H，试编写初始化程序段,8253某通道的CLK时钟为1kHz，若产生周期为100ms的方波，那么计数初始值应为多少？,7.1 串行通信概述,1、串行通信的数据传输方式,7.1.2 串行通信中的基本技术,1、单工方式,2、半双工方式,单向传送,3、全双工方式,分时双向,同时双向,1、串行通信的数据传输方式,7.1.2 串行通信中的基本技术,7.1.2 串行通信中的基本技术,2、信号的调制与解调,调制：把数字信号转换为模拟信号的过程,解调：把模拟信号转换为数字信号的过程,调制解调器（MODEM）：把完成调制和解调 功能的调制器和解调器合在一起的装置,7.1.2 串行通信中的基本技术,三种调制方式：调幅、调频、调相,2、信号的调制与解调,7.1.2 串行通信中的基本技术,3、串行通信的数据传输速率,比特率：每秒钟传输的二进制数据的位(bit)数,单位为bps,波特率：每秒传输的波特数，反映单位时间内真正传输的数据量，是衡量串行数据传送速度快慢的重要指标和参数（波特率比特率）,传输速率与距离的关系：,7.1.2 串行通信中的基本技术,4、发送时钟与接收时钟,串行通信中，发送器需要用一定频率的时钟信号来决定发送的每一位数据所占用的时间长度，接收器也需要用一定频率的时钟信号来检测每一位输入的数据发送器使用的时钟信号称为发送时钟接收器使用的时钟信号称为接收时钟,5、波特率因子（波特率系数）,收/发时钟频率F波特率因子n波特率（异步通信中：n1,16,32,64，同步通信中必须n1）,7.1.2 串行通信中的基本技术,6、串行通信的检错与纠错,在串行数据传输过程中，由于系统本身的软件、硬件故障，或外界电磁干扰等原因，难免产生误码，而影响通信系统的可靠性，所以通信中的差错控制能力是衡量一个通信系统的重要内容,减小误码率的主要方法：从硬件和软件两方面对通信系统进行可靠性设计 对传输信息采用一定的检错和纠错编码技术,基本通信规程中一般采用奇偶校验和方阵码检错，高级通信规程中采用循环冗余校验（CRC）检错、纠错,7.1.3 串行通信中的基本方式,通信规程（协议）是指通信双方的一种约定，包括收发双方的同步方式、传输控制步骤、差错检验方式、数据编码、数据传输速率、通信报文的格式及控制字符的定义等串行通信基本方式：异步方式、同步方式,异步通信方式,通信规程（协议）是指通信双方的一种约定，包括收发双方的同步方式、传输控制步骤、差错检验方式、数据编码、数据传输速率、通信报文的格式及控制字符的定义等串行通信基本方式：异步方式、同步方式,异步通信方式,起始位,奇校验位,停止位,7.1.3 串行通信中的基本方式,例：,通信规程（协议）是指通信双方的一种约定，包括收发双方的同步方式、传输控制步骤、差错检验方式、数据编码、数据传输速率、通信报文的格式及控制字符的定义等串行通信基本方式：异步方式、同步方式,7.1.3 串行通信中的基本方式,同步通信方式,异步通信方式,7.1.4 串行通信接口标准,、RS-232C接口,、RS-423A和RS-422A接口,、RS-485接口,、USB接口,7.1.5 串行接口的基本结构与功能,、串行接口的基本功能,（1）串、并行转换（2）串行数据格式化（3）可靠性检验（4）串行接口与DCE间的控制,2、串行异步接口的一般结构及工作过程,7.1.5 串行接口的基本结构与功能,3、串行同步接口的一般结构及工作过程,7.1.5 串行接口的基本结构与功能,7.2 可编程串行接口8251A,7.2.1 8251A的主要特性,（1）全部输入/输出与TTL电平兼容（2）能够以全双工方式通信（3）可工作于串行同步或串行异步通信方式（4）具有出错检测功能,7.2.2 8251A的内部结构,7.2.2 8251A的内部结构,7.2.3 8251A的引脚功能,7.2.4 8251A的控制字及状态字,1、方式选择控制字,2、操作命令控制字,7.2.4 8251A的控制字及状态字,3、状态字,7.2.4 8251A的控制字及状态字,7.2.5 8251A的编程,1、异步方式下的初始化编程,例：8251A工作于异步方式，波特率系数为64，每字符7个位，奇校验，1个停止位，8251A的两个端口地址为50H、51H,MOVAL，5BHOUT 51H,ALMOVAL，37HOUT 51H，AL,2、同步方式下的初始化编程,例：8251A工作于同步方式，内同步、双同步字符、偶校验、每个字符8位，两个同步字符都为AAH，8251A的两个端口地址分别为50H、51H,MOVAL，3CHOUT51H，ALMOVAL，0AAHOUT 51H，ALMOVAL，0AAHOUT51H，ALMOVAL，0B7HOUT 51H，AL,7.2.5 8251A的编程,7.3 8251A的应用,7.3.1 利用8251A实现与终端的串行通信,7.3.2 利用8251A实现双机串行通信,习题与思考,对比并行通信与串行通信的特点及适用场合,判断对错,名词解释,调制、波特率、比特率,()串行通信分为同步和异步两种方式()8251A既能传送并行数据又能传送