数字电路第6章-移存型计数器.ppt
1,移存型计数器,2,移存型计数器的一般结构,移存型计数器的特点,（1）属于同步计数器，存在反馈网络。,（2）第一级触发器的激励由输入（设计组合电路）决定，状态转移表符合移存规律,除第一级外，其他触发器更新均符合Qin+1=Qi-1n，对于DFF：Di=Qi-1，对于JKFF：Ji=Qi-1，Ki=Qi-,3,移存型计数器的分析,与同步计数器的分析步骤相同，只是最后得到的状态转移表满足移存规律。,4,移存型计数器的设计,设计步骤：（1）首先根据模长M确定触发器个数n:nlog2M。（2）列状态转移表，必须满足移存规律（关键：从2n个状态中按移存规律找出所需的M个状态。）；（3）列激励表，求激励方程，检查自启动性；（4）画逻辑图。,5,例 6.5.6 试用DFF设计 M=6的移存型计数器。,解(1)选用3个触发器。,(2)列综合表。,(3)求激励函数,(4)作电路图,从2n个状态中按移存规律找出所需的M个状态。,关键：,6,图6.5.26 Q3 Q2 Q1 左移状态流程图,有效循环,7,表6.5.15 例的综合表,8,环形计数器,电路构成特点：原码反馈,，即：,图6.5.27 环形计数器,9,表6.5.16 环形计数器状态转移表,结论：n位触发器可实现模M=n的环形计数器。,10,图6.5.28 环形计数器状态转移图,Q4Q3Q2Q1,有效循环,11,扭环形计数器,图6.5.29 扭环形计数器,电路构成特点：反码反馈,，即：,12,图6.5.30 扭环形计数器状态转移图,有效循环,无效循环,Q4Q3Q2Q1,结论：（1）n位触发器可实现模M=2n的扭环形计数器（2）汉明距离为1，不会产生功能冒险。,13,修改设计为：D1=Q4Q3+Q4Q1，使其具有自启动性偏离态0100-1000；0110-1100,14,用MSI移存器构成环形或扭环形计数器。,图6.5.31 74194构成的环形计数器,15,表6.5.17 图电路的状态转移表,16,6.6 序列码发生器,序列码：周期性重复出现的一串数码称为序列码。例：10110 10110 循环长度：一个周期内数码的个数称为序列长度。,17,图6.6.1 计数型序列码发生器的结构图,计数型序列码发生器,18,图6.6.2 移存型序列码发生器的结构图,移存型序列码发生器,19,计数型序列码发生器的设计,设计步骤：先设计模值为序列长度的计数器再设计一组合电路，其输入为计数器各触发器的输出Qi，输出为序列码F。,20,例：设计产生序列码F=11110101 11110101的计数型序列码发生器,解：方法一：用小规模器件实现（1）设计M=8的计数器，方法同前面的同步（异步）计数器的设计。本解取n=3 的异步二进制加法计数器（2）设计组合电路,21,组合电路真值表为：,用卡诺图化简得到：F=Q3+Q1,22,Q3,Q2,Q1,CP,F,逻辑图为：,23,方法二、用中规模器件MSI实现。计数器可以用74161实现M=8的计数器组合电路可以用74151实现。,24,功能冒险：组合电路的输入端发生多个变量改变时，可能存在功能冒险。克服方法：（1）当计数状态发生改变时，只有一个码发生改变，即编码采用格雷码，如扭环型计数器产生的编码状态。（2）加取样脉冲：对于上述MSI构成的序列码发生器，只要将CP脉冲接入74151的EN端即可。,25,移存型序列码发生器的设计,设计方法类似移存型计数器的设计。模长为序列码的循环长度，状态编码符合序列码的变化规律。,1.已知序列码,2.已知序列长度,26,6.7 顺序脉冲发生器（自学）,作用：在数字系统中，需要一种分配器产生节拍信号，这种节拍控制信号就是一种顺序脉冲：按时间顺序依次出现的一组高电平（低电平）的顺序信号。能够产生这种顺序脉冲的电路是称为顺序脉冲发生器。节拍分配器：电位信号脉冲分配器：脉冲信号,27,图6.7.1 电位信号和脉冲信号,28,顺序脉冲发生器的设计,输出端较多时：,采用计数器和译码器。,输出端较少时：,采用环形计数器。,举例,例 试设计四输出节拍分配器。,解(1)设计 M=4 的计数器,29,表6.7.1 2-4线译码器的真值表,30,图 四输出分配器,(a)计数器,(b)译码器,31,图6.7.3 四输出分配器工作波形,(a)节拍分配器波形,32,33,图6.7.3 四输出分配器工作波形,(b)脉冲分配器波形,34,图6.7.4 环形计数器作为节拍分配器,(a)电路,例 由M=4环形计数器实现四输出节拍分配器。,35,图6.7.4 环形计数器作为节拍分配器,(b)工作波形,36,37,例：设计产生序列码101000，101000，的反馈移存型序列码发生器。,解：（1）M=6，至少需要3个触发器来实现。,（2）列状态转移表：,38,需增加一个触发器！取n=4，重新列状态转移表,39,(3)求激励函数,D1,偏 离 态,40,(4)作逻辑图,图6.6.4 例的逻辑图,41,(2)利用最长线性序列码(m序列码)发生器进行设计,已知序列长度的情况下，有两种方法：,(1)自己构造序列码，然后按“已知序列码”设计,a.线性序列码,Q,Q,Q,Q,：Q左移若干位,Q,：Q或Q左移若干位,42,例1,110,101,011,Q,Q左移1位,Q左移2位,例2,100,001,101,Q,Q左移1位,43,最长线性序列码（m序列）发生器的设计,m序列是由n个触发器构成M=2n-1的序列最长（max）m序列是一种伪随机序列m序列的产生电路：一种移存型的序列码发生器,44,图6.6.5 m序列码发生器的一般结构,45,例 设计M=15的m序列码发生器。,解：求触发器的级数n,由 2n-1=15，得 n=4。,确定反馈函数f。,f=Q4Q3,46,作逻辑电路,m序列码发生器的自启动性,一般情况：,47,图6.6.6 M=15的m序列码发生器,根据电路写出序列码：1111，1111，,48,非m序列码发生器,a.M=2n的序列码发生器的设计,b.M2n-1的序列码发生器的设计,49,a.M=2n的序列码发生器的设计,例 设计M=16的序列码发生器。,解 设计触发器的级数 n=4的m序列,修改D1的表达式，把0000纳入M=15的m序列码发生器的状态转移图中,100000000001,D1=？,50,0000,1010,1101,0110,0011,1001,0100,0010,0001,1000,1100,1110,1111,0111,1011,0101,10000001,D1=f=Q4Q3,10000000,00000001,51,对于M=2n的序列码发生器,结论：,作逻辑电路,52,例：设计 M=10的序列码发生器。解：在状态转移图中需跳过5个状态，寻找起跳状态：,得到起跳状态为0011,b.M2n-1的序列码发生器的设计,关键：找起跳状态。,53,修改后的状态转移图,54,修改反馈函数：在D1的真值表中对应0011的输出取反。得到：D1=f Q4Q3Q2Q1+Q4Q3Q2Q1=Q4Q3 Q4Q3Q2Q1+Q4Q3Q2Q1一般式为：D1=f 起跳状态+QnQn-1Qn-2Q1,55,表6.6.4 m序列码反馈函数表,56,0000,图6.6.7 M=15的m序列码发生器的状态转移图,57,自启动性讨论,从状态转移图看出，电路不具有自启动性，需要把全0状态的次态进入有效循环。即0000的次态0001，D1的真值表对应0000的输出应为1。修改反馈函数为：D1=f+QnQn-1Qn-2Q1,58,起跳状态的确定方法,方法二：作长度为2n-1的线性序列I,将I序列向左移2n-1-M位，得线性序列II,将和进行异或运算，得线性序列III,方法一：在状态转移图中，依次查询各状态，寻找满足要求的起跳状态。,59,
