数字电路与系统(何艳)第六章.ppt
2023/5/27,第六章 时序逻辑电路,1,三、任意进制计数器,1.用触发器和逻辑门设计任意进制计数器,(2)置数法（利用置数控制端，并行输入端）,置最小数法,2.用MSI二、十进制计数器构成任意进制计数器,(1)复0法（利用复位端）,预置0法,置最大数法,2023/5/27,第六章 时序逻辑电路,2,(3)计数器的扩展（级联）,3.MSI任意进制计数器,2.分析与设计,3.典型电路,四、移存型计数器,1.概述,(1)环形计数器,(2)扭环形计数器,2023/5/27,第六章 时序逻辑电路,3,三、任意进制计数器,1.用触发器和逻辑门设计任意进制计数器,解：(1)求触发器级数,(2)列综合表,例 6.5.1 试用JKFF和与非门设计按自然二进制码计数的M=5的同步加法计数器。,取 n=3。,2023/5/27,第六章 时序逻辑电路,4,表6.5.9 例6.5.1的综合表,偏离状态,n,n,n,n+1,n+1,n+1,2023/5/27,第六章 时序逻辑电路,5,(3)求各触发器的激励函数,(4)作逻辑图,2023/5/27,第六章 时序逻辑电路,6,图6.5.13 例6.5.1的逻辑图,清“0”,2023/5/27,第六章 时序逻辑电路,7,2.用MSI二、十进制计数器构成任意进制计数器,N进制,(1)复0法（利用复位端）,M进制,指导思想：顺序计数的过程中跳跃N-M个状态。,2023/5/27,第六章 时序逻辑电路,8,例1 试用74161用复0法设计M=6的计数器。,解：74161为异步复0方式，起跳状态为S6，,即：(0110)2。电路图如下所示：,图6.5.14(a)异步复0法,2023/5/27,第六章 时序逻辑电路,9,表6.5.10 图6.5.14(a)电路的状态转移表,起跳状态,2023/5/27,第六章 时序逻辑电路,10,图6.5.15 图6.5.14(a)电路的工作波形图,2023/5/27,第六章 时序逻辑电路,11,采用异步复0法时，触发器不能同时复0引起的现象。,2023/5/27,第六章 时序逻辑电路,12,图6.5.16 能可靠复0的异步复位电路,(a)电路,2023/5/27,第六章 时序逻辑电路,13,2023/5/27,第六章 时序逻辑电路,14,例2 试用7490用复0法设计M=6的计数器。,解：7490为异步复0方式，起跳状态为S6，,即：(0110)8421BCD。电路图如下所示：,图6.5.14(b)异步复0法,2023/5/27,第六章 时序逻辑电路,15,例3 试用74163用复0法设计M=6的计数器。,解：74163为同步复0方式，起跳状态为S5，,即：(0101)2。电路图如下所示：,图6.5.14(c)同步复0法,2023/5/27,第六章 时序逻辑电路,16,模N相加(即“和”除N，取余数),(2)置数法（利用置数控制端，并行输入端）,S预,S预+1,S预+(M-1),S预M,置最小数法,SN-M,SN-(M-1),SN-2,SN-1,2023/5/27,第六章 时序逻辑电路,17,例6.5.2 试用74161用置最小数法实现M=12的计数器。,解：74161为同步置数方式，最小数为：,=(0100)2。,N-M=16-12=4,电路接法和工作状态转移表分别如图6.5.17和表6.5.11所示。,2023/5/27,第六章 时序逻辑电路,18,图6.5.17 例6.5.2的电路图,2023/5/27,第六章 时序逻辑电路,19,表6.5.11 例6.5.2的状态转移表,跳过状态,起跳状态,2023/5/27,第六章 时序逻辑电路,20,预置0法,电路图如图6.5.18所试。,SM,S0,SM-1,例6.5.3 试用74161用预置0法设计M=6的计数器。,解：74161为同步置数方式，反馈状态为：,SM-1，即：S5，,5=(0101)2，,2023/5/27,第六章 时序逻辑电路,21,图6.5.18 例6.5.3的电路图,2023/5/27,第六章 时序逻辑电路,22,置最大数法,SM-2,SN-1,电路及工作状态转移表分别如图6.5.19和表6.5.12所示。,例6.5.4 试用74161用置最大数法设计M=12的计数器。,解：74161为同步置数方式，反馈状态为：,SM-2，即：S10，,10=(1010)2，,2023/5/27,第六章 时序逻辑电路,23,图6.5.19 例6.5.4的电路图,2023/5/27,第六章 时序逻辑电路,24,表6.5.12 例6.5.4的状态转移表,起跳状态,跳过状态,2023/5/27,第六章 时序逻辑电路,25,扩展方案：(以2个N进制计数器扩展为例）,(3)计数器的扩展（级联）,a.N=N2,M,b.M=N1 N2,扩展方法：,a.异步级联,b.同步级联,2023/5/27,第六章 时序逻辑电路,26,图6.5.20 异步级联,0000 0000,74160(2)74160(1),0000 0001,0000 1001,0001 0000,0000 0000,74160(2)74160(1),1001 1001,进位,2023/5/27,第六章 时序逻辑电路,27,图6.5.21 同步级联,进位,2023/5/27,第六章 时序逻辑电路,28,例6.5.5 试用两片74160接成M=29的计数器。,解法1：采用整体预置0法，如图6.5.22所示。,图6.5.22 例6.5.5的整体预置0法,进位,2023/5/27,第六章 时序逻辑电路,29,解法2：采用整体复0法，如图6.5.23所示。,图6.5.23 例6.5.5的整体复0法,进位,2023/5/27,第六章 时序逻辑电路,30,CR：异步清0端。,3.MSI任意进制计数器,QCC,CP,一个计数周期,清0,2023/5/27,第六章 时序逻辑电路,31,表6.5.13 T213 功能表,2023/5/27,第六章 时序逻辑电路,32,表6.5.14 T213 接线表,2023/5/27,第六章 时序逻辑电路,33,四、移存型计数器,1.概述（以n级移存型计数器为例）,2.分析与设计,(i=2,3,n),2023/5/27,第六章 时序逻辑电路,34,图6.5.25 移存型计数器的一般结构,2023/5/27,第六章 时序逻辑电路,35,例 6.5.6 试用DFF设计 M=6的移存型计数器。,解(1)选用3个触发器。,(2)列综合表。,(3)求激励函数,(4)作电路图,从2n个状态中按移存规律找出所需的M个状态。,关键：,2023/5/27,第六章 时序逻辑电路,36,图6.5.26 Q3 Q2 Q1 左移状态流程图,有效循环,2023/5/27,第六章 时序逻辑电路,37,表6.5.15 例6.5.6的综合表,2023/5/27,第六章 时序逻辑电路,38,3.典型电路,(1)环形计数器,电路构成特点：原码反馈,，即：,结论：n位触发器可实现模M=n的环形计数器。,(2)扭环形计数器,电路构成特点：反码反馈,，即：,结论：n位触发器可实现模M=2n的扭环形计数器。,2023/5/27,第六章 时序逻辑电路,39,图6.5.27 环形计数器,2023/5/27,第六章 时序逻辑电路,40,表6.5.16 环形计数器状态转移表,2023/5/27,第六章 时序逻辑电路,41,图6.5.28 环形计数器状态转移图,Q4Q3Q2Q1,有效循环,2023/5/27,第六章 时序逻辑电路,42,修改激励函数，使环形计数器具备自启动性示意图,2023/5/27,第六章 时序逻辑电路,43,图6.5.29 扭环形计数器,2023/5/27,第六章 时序逻辑电路,44,图6.5.30 扭环形计数器状态转移图,有效循环,无效循环,Q4Q3Q2Q1,2023/5/27,第六章 时序逻辑电路,45,用MSI移存器构成环形或扭环形计数器。,图6.5.31 74194构成的环形计数器,2023/5/27,第六章 时序逻辑电路,46,表6.5.17 图6.5.31电路的状态转移表,2023/5/27,第六章 时序逻辑电路,47,作业题,6.22(b),6.25,2023/5/27,第六章 时序逻辑电路,48,2023/5/27,第六章 时序逻辑电路,49,2023/5/27,第六章 时序逻辑电路,50,表6.5.2 74161 的功能表,QCC=Q3Q2Q1Q0T,2023/5/27,第六章 时序逻辑电路,51,异步级联电路的工作波形图,CP,Q0,Q1,Q2,QCC,1,2,8,9,10,11,12,0,1,0,0,1,0,1,0,0,1,0,0,0,0,1,0,0,0,0,0,0,0,0,0,Q3,0,0,0,1,1,0,0,0,QCC,(1),2023/5/27,第六章 时序逻辑电路,52,如：N=16，求下面两数的模16相加结果。,15+2=？,结果为：1,
