袁佩宏第三单元数字电子技术基础.ppt

（1-1）,第三单元 数字电子技术基础,（1-2）,第三单元 数字电子技术基础,3.1 数字电子技术的特点 与分类3.2 数制与码3.3 基本逻辑门电路 3.4 逻辑函数的基本概念3.5 逻辑函数的化简,（1-3）,第一节 数字电子技术的特点与分类,数字信号和模拟信号,电子电路中的信号,模拟信号,数字信号,时间连续的信号,时间和幅度都是离散的,例：正弦波信号、锯齿波信号等。,例：产品数量的统计、数字表盘的读数、数字电路信号等。,（1-4）,模拟信号,数字信号,（1-5）,数字电路所处理的信号是二进制数字信号。数字电路中的晶体管都工作在开关状态，即饱和区或截止区。数字电路中研究的是电路的输出与输入信号之间的逻辑运算关系。,二 数字电路的主要特点,1.电路的特点,（1-6）,三 数字电路的分类,组合逻辑电路输入和输出之间有着一一对应的关系。例如：门电路、译码器。时序电路电路的输出不仅仅与当前的输入状态有关，而且与以前的输入状态有关。例如：计数器、脉冲电路及其他,（1-7）,第二节 数制与码,一、十进制计数法：,以十为基数的记数体制。表示数的十个数码：,1、2、3、4、5、6、7、8、9、0,遵循逢十进一的规律。,816,=,一个十进制数数 N 可以表示成：,若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。,102、101、100叫权,（1-8）,二、二进制：,以二为基数的记数体制。,表示数的两个数码：,0、1,遵循逢二进一的规律。,（1001）B=,=(9)D,二进制的优点：用电路的两个状态-开关来表示二进制数，数码的存储和传输简单、可靠。,二进制的缺点：位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。,二进制十进制转换，加权法,（1-9）,十进制与二进制之间的转换,十进制与二进制之间的转换方法：可以采用除二取余法，又称短除法。,一定要除到商为0，25=（11001）2,（1-10）,三、十六进制计数法,十六进制记数码：,0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F,说明：十六进制的一位对应二进制的四位。,1.十六进制与十进制之间的转换。,Hexadecimal：十六进制的Decimal：十进制的Binary：二进制的,（1-11）,(0101 1001)B=,027+1 26+0 25+1 24+1 23+0 22+0 21+1 20D,=,(023+1 22+0 21+1 20)161+(1 23+0 22+0 21+1 20)160D,=(59)H,每四位2进制数对应一位16进制数,B=,从末位开始四位一组,(1001 1100 1011 0100 1000)B,=(9CB48)H,（1-12）,四、二进制码,BCD码是用四位二进制数表示一位十进制数。数字电路中所用的主要是二十进制码（BCD-Binary-Coded-Decimal码）。因为24=16，因此，从16种表示中选十个来表示09十个字符，可以有盈余。便形成了多种编码。最常用的是8421BCD码。,（1-13）,十进制数(N)D,二进制编码(K3K2K1K0)B,(N)D=W3K3+W2K2+W1K1+W0K0,W3W0为二进制各位的权重,8421码，就是指W3=8、W3=4、W3=2、W3=1。,用四位二进制数表示一位十进制数，该四位二进制数的每一位也有权重。,2421码，就是指W3=2、W3=4、W3=2、W3=1。,5421码，就是指W3=5、W3=4、W3=2、W3=1。,（1-14）,二进制数,自然码,8421码,2421码,5421码,余三码,（1-15）,基本逻辑关系：与(and)、或(or)非(not)。基本逻辑门电路：与 门、或 门、非 门。,第二节 基本逻辑门电路,一、“与”逻辑,与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,（1-16）,电路逻辑符号：,逻辑表达式：F=ABC,逻辑乘法逻辑与,真值表,真值表特点:有0 出0,全1出1,与逻辑运算规则：,0 0=0 0 1=01 0=0 1 1=1,（1-17）,二、“或”逻辑,或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,（1-18）,真值表,电路逻辑符号：,逻辑表达式：F=A+B+C,逻辑加法逻辑或,真值表特点：有1 出1,全0出0。,或逻辑运算规则:,0+0=0 0+1=11+0=1 1+1=1,（1-19）,三、“非”逻辑,“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,（1-20）,电路逻辑符号：,逻辑非逻辑反,真值表特点:1非出0,0非出1。,逻辑式：,运算规则：,（1-21）,四、复合门电路,“与”、“或”、“非”是三种基本的逻辑关系，实际应用中经常把这三种门电路复合起来，做成各种复合门电路。,与非：条件A、B、C都具备，则F 不发生。,其他几种常用的逻辑关系如下表：,（1-22）,或非：条件A、B、C任一具备，则F 不发生。,异或：条件A、B有一个具备，另一个不具备则F 发生。,同或：条件A、B相同，则F 发生。,（1-23）,基本逻辑关系小结,（1-24）,五、门电路的传输时间,对于数字集成门电路来讲，由于内部晶体管的开关需要时间，电路的输入信号到达以后，也需要一定的时间延时才能使输出产生相应的变化，这段时间称为门电路的“传输时间”。,（1-25）,第四节 逻辑函数的基本概念一、逻辑变量与逻辑函数,逻辑代数是由英国科学家乔治布尔（GeorgeBoole）创立的，故又称布尔代数。,在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1，中间值没有意义。,0和1表示两个对立的逻辑状态。,例如：电位的低高（0表示低电位，1表示高电位）、开关的开合等。,（1-26）,逻辑函数,逻辑函数：若逻辑变量A、B、C.的值确定之后，变量L的值也被惟一地确定，则变量L可以称为是变量A、B、C、.的逻辑函数，表示为：L=f(A,B,C,.),（1-27）,二、逻辑函数的表示方法,逻辑函数的表示有四种方法：真值表、函数式、逻辑图及卡诺图。,（1-28）,将输入、输出的所有可能状态一一对应地列出。n个变量可以有2n个输入状态。,1 真值表,列真值表的方法：一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。,例如：,（1-29）,2 逻辑表达式,把逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式。也称为逻辑函数式，通常采用“与或”的形式。,例：,A=1,B=0,C=1,A=1,B=1,C=1,A=1,B=1,C=0,（1-30）,如何由真值表得到函数式：在真值表中取出输出为1的各项，每项在函数式中对应一个乘积项，每个乘积项中输入变量为1的写成原变量，输入变量为0的写成反变量。再把这些乘积项加起来即得函数式。,（1-31）,3 逻辑图,把相应的逻辑关系用逻辑符号和连线表示出来，就构成了逻辑电路图。逻辑电路图通常也简称逻辑图。,（1-32）,4 卡诺图,将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相邻的最小项放在相邻的几何位置上，所得到的阵列图就是n变量的卡诺图。,下面介绍两个重要概念最小项和逻辑相邻。,（1-33）,最小项：构成逻辑函数的基本单元。对应于输入变量的一种组合，包含输入变量的每一个因子。,以三变量的逻辑函数为例：,输入变量赋值为1时用该变量表示、变量赋值为0时用该变量的反来表示。,可见输入变量的八种状态分别唯一地对应着八个最小项。,（1-34）,(1)若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为最小项。,最小项的特点：,(2)任何时候函数或电路只能工作在2n种状态中的一种。如果输入变化使某一个最小项等于1，其他的最小项就不可能处于工作状态。,（1-35）,之所以称之为最小项，是因为该项已包含了所有的输入变量，不可能再分解。,例如：对于三变量的逻辑函数，如果某一项的变量数少于3个，则该项可继续分解；若变量数等于3个，则该项不能继续分解。,（1-36）,根据最小项的特点，从真值表可直接用最小项写出逻辑函数式。,例如：由左图所示三变量逻辑函数的真值表，可写出其逻辑函数式：,验证：将八种输入状态代入该表示式，均满足真值表中所列出的对应的输出状态。,（1-37）,逻辑相邻：若两个最小项只有一个变量以原、反区别，其他变量均相同，则称这两个最小项逻辑相邻。,（1-38）,例1：二输入变量卡诺图,卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列图的上方和左方。,卡诺图的画法。,（1-39）,例2：三输入变量卡诺图,注意：00与10逻辑相邻。,（1-40）,例3：四输入变量卡诺图,（1-41）,有时为了方便，用二进制对应的十进制表示单元格的编号。单元格的值用函数式表示。,A,BC,00,01,11,10,0,1,F(A,B,C)=m(1,2,4,7),1,2,4,7单元取1，其它取0,（1-42）,四变量卡诺图单元格的编号:,（1-43）,逻辑函数四种表示方式的相互转换,一、逻辑电路图逻辑代数式,AB,（1-44）,二、真值表卡诺图,二变量卡诺图,真值表,（1-45）,三、真值表、卡诺图逻辑代数式,方法：将真值表或卡诺图中为1的项相加，写成“与或式”。,（1-46）,三 逻辑代数的基本定律及公式,加运算规则:,0+0=0，0+1=1，1+0=1，1+1=1,乘运算规则:,00=0 01=0 10=0 11=1,非运算规则:,（1-47）,与普通代数相似的定律,一、交换律,二、结合律,三、分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A(B C)=(A B)C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),（1-48）,求证:（分配律第2条）A+BC=(A+B)(A+C),证明:,右边=(A+B)(A+C),=AA+AB+AC+BC;分配律,=A+A(B+C)+BC;结合律,AA=A,=A(1+B+C)+BC;结合律,=A 1+BC;1+B+C=1,=A+BC;A 1=1,=左边,（1-49）,摩根定理,可以用列真值表的方法证明（部分）：,德 摩根(De Morgan)定理：,（1-50）,摩根定理的表述：上面切一刀，下面变变号（与变或、或变与）,（1-51）,常用公式（吸收律）,1.原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,吸收是指吸收多余（冗余）项，多余（冗余）因子被取消、去掉 被消化了。,长中含短，留下短。,（1-52）,2.反变量的吸收：,证明：,例如：,长中含反，去掉反。,（1-53）,3.混合变量的吸收：,证明：,例如：,正负相对，余全完。,（1-54）,第五节 逻辑函数的化简1表达式的种类,（1-55）,2 代数化简法,（1-56）,3 卡诺图化简法,该方框中逻辑函数的取值与变量C无关，可直接合并为AB。,该方框中逻辑函数的取值与变量B无关，可直接合并为AC。,（1-57）,化简过程：,卡诺图适用于输入变量为3、4个的逻辑代数式的化简；化简过程比公式法简单直观。,（1-58）,逻辑相邻,逻辑相邻的项可以合并，消去一个因子,（1-59）,利用卡诺图化简的规则,1.相邻单元的个数是2n个，并组成矩形时，可以合并。,（1-60）,4.一个函数可以有几种圈法，答案可能不唯一,2.先找面积尽量大的组合进行化简，利用吸收规则，2n个相邻单元合并，可吸收掉n个变量。,3.各最小项可以重复使用。但每一次新的组合，至少包含一个未使用过的项，直到所有为1的项都被使用后化简工作方算完成。,5.每一个组合中的公因子构成一个“与”项，然后将所有“与”项相加，得最简“与或”表示式。（注意利用无所谓状态，可以使结果大大简化。）,（1-61）,例1：化简,F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15),（1-62）,例2：化简,（1-63）,例3：用卡诺图化简逻辑代数式,首先：逻辑代数式卡诺图,1,1,（1-64）,例4：已知真值表如图，用卡诺图化简。,（1-65）,化简时可以将无所谓状态当作1或 0，目的是得到最简结果。,F=A,（1-66）,说明一：化简结果不唯一。,（1-67）,说明二：采用前述方法，化简结果通常为与或表示式。若要求用其他形式表示则用摩根定理来转换。,（1-68）,结束,电子技术,数字电路部分,