SPI总线 通俗易懂讲解.docx

SPI总线通俗易懂讲解SPI总线MOTOROLA公司的SPI总线的基本信号线为3根传输线，即SI、SO、SCK。传输的 速率由时钟信号SCK决定,SI为数据输入、SO为数据输出。采用SPI总线的系统如图8-27 所示，它包含了一个主片和多个从片，主片通过发出片选信号-。、来控制对哪个从片进行通 信，当某个从片的-CS信号有效时，能通过SI接收指令、数据，并通过SO发回数据。而 未被选中的从片的SO端处于高阻状态。图8-27 SPI总线的系统主片在访问某一从片时，必须使该从片的片选信号有效；主片在SCK信号的同步下， 通过SI线发出指令、地址信息；如需将数据输出，则接着写指令，由SCK同步在SI线上 发出数据；如需读回数据，则接着读指令，由主片发出SCK，从片根据SCK的节拍通过 SO发回数据。因而对具有SPI接口的从片器件来讲，SCK、SI是输入信号，SO是输出信号。SCK 用于主片和从片通信的同步。SI用于将信息传输到器件，输入的信息包括指令、地址和数 据，指令、地址和数据的变化在SCK的低电平期间进行，并由SCK信号的上升沿锁存。SO用于将信息从器件传出，传出的信息包括状态和数据信息在SCK信号的下降沿移出。Microchip公司的25XX系列的串行E2PROM采用了 SPI总线，该系列器件的性能如 表8-2所示。表8-2 Microchip公司的25XX系列的串行E2PROM型号25XX04025XX08025XX16025XX320容量4K (512 X 8bit)8K (1024 X 8bit)16K (4096 X 8bit)32K (4096 X 8bit)地址信号A0A8A0A9A0A10A0A11以25XX320为例，该器件是4K字节的E2PROM，结构如图8-28所示，接口信号为SCK、SI和SO,此外还具有-CS、-WP、-HOLD信号线。其中-CS为器件选中信号，当此信号为低电平时器件被选中，高电平时器件处于等待状态。图8-28 25XX320的结构与并行接口电路不同的是，在并行接口电路中对器件进行操作的控制信号，在串行接口电路中只能用指令实现，25XX320的操作指令有数据读指令、写操作的允许和禁止指令、 写数据指令和状态寄存器的读写指令。在器件的内部有一个8位的指令寄存器，在SCK的 上升沿，通过SI信号线，指令输入到上述寄存器并被执行。表8-3 25系列串行存储器的指令指令名称指令格式描述READ00000011从选定的地址开始读存储器数据WRITE00000010从选定的地址开始写存储器数据WRDI00000100禁止写操作WREN00000110允许写操作RDSR00000101读状态寄存器WRSR00000001写状态寄存器器件的读操作时序如图8-29所示。当-CS信号有效时，在SCK信号的同步下，8位的 读指令送入器件，接着送入16位地址(由于25XX320只使用地址信号A0A11，地址的 高4位无效)。在读指令和地址发出后，SCK继续发出时钟信号，此时存储在该地址的数 据由SCK控制从SO引脚移出。在每个数据移出后，内部的地址指针自动加1，如继续对 器件发送SCK信号，可读出下一个数据。当地址指针计到0FFFH之后，将回到0000H。 读操作的结束由-CS信号变高实现。既 A/" 0 1 2 3 4 5 6 7 S 910 1121 22 2324 25 26 27 28 29 30 31欧指令16位弛址幻"7)0 ° ° ° ° °'EE.高阻数据输出so(HI密D3宓号图8-29 25系列串行存储器的读时序25XX系列的串行EEPROM的写操作通过写允许及禁止指令控制，写操作必须在器件 处于写允许状态时进行。写允许及禁止指令均为8位的指令，指令的操作过程为：CS信号置为低电平，在 SCK信号的作用下，通过SI引脚输入上述指令，在8位的指令送入器件之后，将-CS信号 置为高电平，使器件锁存于写允许或写禁止状态。如在输入写允许指令后未将。$信号置为 高电平，则写允许状态未锁存，此时如直接进行写操作，数据将不能写入存储器。在上电、 写禁止指令、写状态寄存器指令、写数据指令执行之后，器件的写允许状态将被复位，即处 于写禁止状态。写操作通常在写允许指令之后进行，其时序如图8-30所示。在写允许状态锁存后，将 -CS变高；再将-CS变低，在SCK的同步下输入写操作指令并送入16位地址，紧接着发 送需写入的数据，写入的数据一次最多可达32个，但必须保证在同一页内。一页数据的地 址从XXXXXXXX XXX0 0000开始，至IJ XXXX XXXX XXX1 1111结束，当内部的地址指针 计数器达到XXXX XXXX XXX11111后，继续发送时钟信号将使地址计数器回复到该页的 第一个地址，即I XXXX XXXX XXX0 0000H。既A厂01234 5678 9101121 22 23 24 2526 2728 2930 31指令16位地址数据字节si np Q Q Q Q Q高阻so图8-30 25系列串行存储器的写时序为了使数据有效写入，-CS信号只能在写入数据的最后一个字节的最低位写入后变高。如-CS信号在其他时间变高，将无法保证数据的完整写入。在写操作的过程中，能通过读状 态指令将状态寄存器的内容读回，当写操作完成后，写允许锁存状态将被复位。优缺点SPI接口具有如下优点：1）支持全双工操作；2）操作简单；3）数据传输速率较高。缺点：1）需要占用主机较多的口线（每个从机都需要一根片选线）；2）只支持单个主机。3）没有指定的流控制，没有应答机制确认是否接收到数据。如果还是看不懂，那就再通俗点。SPI总线协议介绍一、技术性能SPI接口是Motorola首先提出的全双工三线同步串行外围接口，采用主从模式（MasterSlave）架构；支持多slave模式应用，一般仅支持单Master。时钟由Master控 制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSBfirst）； SPI接口有2 根单向数据线，为全双工通信启前应用中的数据速率可达几Mbps的水平。总线结构如下 图所示。二、接口定义SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。 vMasterMOSI:MISO,SSSlave（1）MOSI :主器件数据输出，从器件数据输入（2）MISO :主器件数据输入，从器件数据输出（3）SCLK :时钟信号，由主器件产生（4）/SS ：从器件使能信号，由主器件控制三、内部结构S如WASTE RWOSI；SPI CLOCKG邠rw8找 Shift RegisterShift Ragistor四、时钟极性和时钟相位在SPI操作中，最重要的两项设置就是时钟极性(CPOL或UCCKPL )和时钟相位(CPHA 或UCCKPH)。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时 钟沿。主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从 机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的 时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配 置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据是在时钟的下降沿还是上 升沿输出数据。五、传输时序SPI接口在内部硬件实际上是两个简单的移位寄存器传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。Rilnq五、数据传输在一个SPI时钟周期内，会完成如下操作：1）主机通过MOSI线发送1位数据，从机通过该线读取这1位数据；2）从机通过miso线发送1位数据，主机通过该线读取这1位数据。这是通过移位寄存器来实现的。如下图所示，主机和从机各有一个移位寄存器，且二者连接 成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并 且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄 存器内容的交换。MasterSlave