毕业设计论文基于DSP的FIR滤波器系统设计.doc

基于DSP的FIR数字滤波器设计摘要21世纪是数字化的时代，随着信息处理技术的飞速发展，数字信号处理技术逐渐发展成为一门主流技术，它在电子信息、通信、软件无线电、自动控制、仪表技术、信息家电等高科技领域得到了越来越广泛的应用。相对于模拟滤波器，数字滤波器没有漂移，能够处理低频信号，频率响应特性可做成非常接近于理想的特性，且精度可以达到很高，容易集成等，这些优势决定了数字滤波器的应用越来越广泛。同时DSP(数字信号处理器)的出现和FPGA的迅速发展也促进了数字滤波器的发展，并为数字滤波器的硬件实现提供了更多的选择。DSP 芯片是一种特别适合数字信号处理运算的微处理器，主要用来实时、快速地实现各种数字信号处理算法。用DSP 芯片实现FIR 数字滤波器，不仅具有精确度高、不受环境影响等优点，而且因DSP 芯片的可编程性，可方便地修改滤波器参数，从而改变滤波器的特性，设计十分灵活。本课题主要应用MATLAB软件设计FIR数字滤波器，并对所设计的滤波器进行仿真；应用DSP集成开发环境CCS调试汇编程序，用TMS320C5416来实现了FIR数字滤波。具体工作包括：对FIR数字滤波器的基本理论进行了分析和探讨；采用MATLAB软件来学习数字滤波器的基本知识，计算数字滤波器的系数，研究算法的可行性，对FIR低通数字滤波器进行前期的设计和仿真；系统介绍了TI公司TMS320C54x系列数字信号处理器的硬件结构、性能特点和DSP的集成开发环境CCS；应用DSP集成开发环境CCS调试汇编程序，用TMS320C5416来实现了FIR数字滤波。关键词数字滤波器；DSP；FIR(有限长单位脉冲响应)；MATLABDesign of The Digital Filter Based on DSP Abstract21century is the era of digitalization. With the rapid development of information processing technology, digital signal processing technology has developed as a kind of main technology gradually. It has been widely applied in the high-tech fields of electronic information, communication, software radio, automatic control, instrument technology and information electrical household appliances, Relative to analogue filter, digital filter can process low frequency signal without excursion. Frequency response property can be made very close to ideal property; its precision can reach very high, easy to be integrated and so on. These advantages determine the application of digital filter more and more widely. Meanwhile, the appearance of digital signal processor(DSP) and the rapid development of FPGA also stimulate the development of digital filter, and provide more choices for the hardware realization of digital filter.DSP chips is a particularly suitable for digital signal processing computing microprocessors, mainly used for real-time, the rapid realization of a variety of digital signal processing algorithms. DSP chips used to achieve FIR digital filter, not only has high accuracy, without the advantages of environmental impact, but also because of the programmable DSP chips, can be easily modified filter parameters, thus changing the filter characteristics of the design is very flexible.This project mainly applies the MATLAB software to design FIR digital filter; imitates the designed filter; applies DSP integrated developing surroundings-CCS to debug assembler; uses TMS320C5416 to realize FIR digital filter. The specific works include: analyzing and discussing basic theories of FIR digital filter; using the MATLAB software to learn basic knowledge of digital filter: calculating the coefficient of digital filter; studying the feasibility of the way of calculation; designing and imitating the earlier stage of FIR digital filter; introducing in a systematic way the hardware structure and characteristics of TI Company's TMS320C54x series of digital signal processor, and the integrated developing surroundings CCS of DSP: applying DSP integrated developing surroundings-CCS to debug assembler and using TMS32OC54l6 to rea1ize FIR digital filter.Keywords Digital Filter;DSP;FIR;MATLAB 不要删除行尾的分节符，此行不会被打印II- -目录摘要IAbstractII第1章 绪论11.1 数字滤波器的优越性11.2 国内外相关领域的相关进展11.3 数字滤波器的实现方法21.4 主要研究内容2第2章 FIR滤波器基础32.1 FIR滤波器的特点32.2 FIR滤波器的设计方法32.2.1 利用窗函数法设计FIR滤波器32.2.2 用频率抽样法设计FIR滤波器52.2.3 利用切比雪夫逼近法设计FIR滤波器62.3 FIR滤波器的实现方法72.3.1 FIR滤波器的实现结构72.3.2 FIR滤波器的实现方法72.4 本章小结8第3章 基于MATLAB的FIR滤波器的设计93.1 MATLAB简介93.2 基于MATLAB的FIR滤波器的设计93.2.1 设计要求和指标93.2.2 设计过程及结果93.3 FIR滤波器的MATLAB仿真113.4 本章小结12第4章 数字滤波器的DSP实现134.1 DSP的基本特征134.2 TMS320C54xDSP的硬件结构144.2.1 总线结构和中央处理单元144.2.2 内部存储器及片内外设154.3 DSP系统的设计与开发164.3.1 DSP系统的特点184.3.2 FIR汇编程序及CCS调试184.3.3 FIR滤波器的DSP实现204.3.4 本章小结21结论22参考文献23千万不要删除行尾的分节符，此行不会被打印。在目录上点右键“更新域”，然后“更新整个目录”。打印前，不要忘记把上面“Abstract”这一行后加一空行- III -第1章 绪论1.1 数字滤波器的优越性21世纪是数字化的时代，随着越来越多的电子产品将数字信号处理(DSP)作为技术核心，DSP已经成为推动数字化进程的动力。作为数字化最重要的技术之一，DSP无论在其应用的深度还是广度，正在以前所未有的速度向前发展。数字信号处理器，也称DSP芯片，是针对数字信号处理需要而设计的一种具有特殊结构的微处理器。随着信息处理技术的飞速发展，数字信号处理技术逐渐发展成为一门主流技术，它在电子信息、通信、软件无线电、自动控制、仪表技术、信息家电等高科技领域得到了越来越广泛的应用。数字滤波器又分为无限冲激响应滤波器(IIR)和有限冲激响应滤波器(FIR)。FIR滤波器具有不含反馈环路、结构简单以及可以实现的严格线性相位等优点，因而在对相位要求比较严格的条件下，采用FIR数字滤波器。同时，由于在许多场合下，需要对信号进行实时处理，因而对于单片机的性能要求也越来越高。而普通的单片机例如MCS-51难以满足这一要求。用可编程DSP芯片实现数字滤波的又一优势是：通过修改滤波器的参数十分方便的改变滤波器的特性。有限长单位冲激响应(FIR)数字滤波器，与传统的通过硬件电路实现的模拟滤波器相比有以下优点：1简化了硬件电路的设计，提高了硬件电路的集成度和可靠性。2对干扰信号的抑制能力有了明显提高，这对系统的控制精度和稳定性的提高起到了促进作用。3数字滤波器的参数调节比起模拟滤波器来更加方便、灵活。4数字滤波器可以实现数据的并行处理，提高了系统运行速度。1.2 国内外相关领域的相关进展在国内外的研究中，设计FIR滤波器所涉及的乘法运算方式有：并行乘法、位串行乘法和采用分布式算法的乘法。并行乘法运行速度快，但占用的硬件资源极大。如果滤波器的阶数增加，乘法器位数也将变大，硬件规模将变得十分庞大。位串行乘法器的实现方法主要是通过对乘法运算进行分解，用加法器来完成乘法的功能，也即无乘法操作的乘法器。位串行乘法器使得乘法器的硬件规模达到了最省，但是由于是串行运算，使得它的运算周期过长，运算速度与硬件规模综合考虑时不是最优的。分布式算法(distributed arithmetic，DA)的主要特点是巧妙的利用ROM查找表将固定系数的乘累加(Multiply-accumulator，MAC)运算转化为查表操作，它与传统算法实现乘累加运算的不同在于执行部分积运算的先后顺序不同。分布式算法在完成乘累加功能时是通过将各输入数据每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加形成最终结果，而传统算法是等到所有乘积已经产生之后再来相加来完成乘累加运算的。DA算法设计的FIR滤波器的速度可以显著的超过基于MAC的设计。相对于前两种方法，DA算法既可以全并行实现，又可以全串行实现，还可以串并行结合实现，可以在硬件规模和滤波器速度之间作适当的折中，是数字滤波器的主要研究课题。1.3 数字滤波器的实现方法目前数字滤波器的主要实现方法有：1在通用的微型计算机上用软件实现。软件可以是自己编写的，也可以使用现成的软件包，这种方法的缺点是速度太慢，不能用于实时系统，只能用于教学和算法的仿真研究。2用 DSP(Digital Signal Processing)处理器实现DSP处理器是专为数字信号处理而设计的，如TI公司的TMS320C54x系列，AD公司的ADSP2IX，ADSP210X系列等。它的主要数字运算单元是一个乘累加器(Multiply-accumulator，MAC)，能够在一个机器周期内完成一次乘累加运算，配有适合于信号处理的指令，具备独特的循环寻址和倒序寻址能力。这些特点都非常适合数字信号处理中的滤波器设计的有效实现，并且它速度快、稳定性好、编程方便。3用固定功能的专用信号处理器实现专用信号处理器采用专用集成电路ASIC(Application Specific Integrated Circuits)实现，适用于过程固定而又追求高速的信号处理任务，是以指定的算法来确定它的结构，使用各种随机逻辑器件组成的信号处理器。它们体积小、保密性好，具有极高的性能，但灵活性差。4用FPGA等可编程器件来开发数字滤波算法。比较以上方法可见：可以采用MATLAB等软件来学习数字滤波器的基本知识，计算数字滤波器的系数，研究算法的可行性，对数字滤波器进行前期的设计和仿真。而后，用DSP处理器或FPGA进行数字滤波的硬件实现。本课题设计的FIR数字滤波器就是用MATLAB进行设计和仿真，用DSP处理器来实现。1.4 主要研究内容本课题主要应用MATLAB软件设计FIR数字滤波器，并对所设计的滤波器进行仿真：应用DSP集成开发环境CCS调试汇编程序，用TMS320C5416来实现了FIR数字滤波。具体工作包括：对FIR数字滤波器的基本理论进行了分析和探讨；采用MATLAB软件来学习数字滤波器的基本知识，对FIR低通数字滤波器进行前期的设计和仿真；系统介绍了TI公司TMS320C54x系列数字信号处理器的硬件结构、性能特点和DSP的集成开发环境CCS；应用DSP集成开发环境CCS调试汇编程序，用TMS320C5416来实现了FIR数字滤波。第2章 FIR滤波器基础2.1 FIR滤波器的特点在数字信号处理应用中往往需要设计线性相位的滤波器，FIR滤波器在保证幅度特性满足技术要求的同时，很容易做到严格的线性相位特性。FIR滤波器不断地对输入样本x(n)延时后，再作乘法累加算法，将滤波结果y(n)输出，因此，FIR实际上是一种乘法累加运算。在数字滤波器中，FIR滤波器的最主要的特点是没有反馈回路，故不存在不稳定的问题；同时，可以在幅度特性是随意设置的同时，保证精确的线性相位。稳定和线性相位特性是FIR滤波器的突出优点。另外，它还有以下特点：设计方式是线性的；硬件容易实现；滤波器过渡过程具有有限区间；相对IIR滤波器而言，阶次较高，其延迟也要比同样性能的IIR滤波器大得多。2.2 FIR滤波器的设计方法FIR滤波器的设计方法主要有窗函数设计法和频率抽样设计法等，其中窗函数设计法是最基本的设计方法。在设计FIR滤波器中，一个最重要的计算就是加窗，采用矩形窗是最直接和简便的方法，但采用矩形窗存在较大的Gibbis效应，且矩形窗的第一旁瓣与主瓣相比仅衰减 13dB，因此实际设计中一般采用其他窗函数。本小节主要介绍几种常用的窗函数和频率抽样设计法等。2.2.1 利用窗函数法设计FIR滤波器1窗函数法的基本思想窗函数设计的基本思想是要选取某一种合适的理想频率选择性滤波器，然后将它的脉冲响应截断以得到一个线性相位和因果的FIR滤波器。因此这种方法的重点在于选择某种合适的窗函数和一种理想滤波器。对于给定的滤波器技术指标，选择滤波器长度和具有最窄主瓣宽度和尽可能小的旁瓣衰减的某个窗函数。任何数字滤波器的频率响应都是的周期函数，它的傅立叶级数展开式为： （21）其中 （22）其中的为滤波器的归一化的截止频率。傅立叶系数实际上就是理想数字滤波器的冲激响应。窗函数法就是用被称为窗函数的有限加权系列来修正式（22）的傅立叶级数，以求得要求的有限冲激响应序列，即有： （23）是有限长序列，当及时，。2几种常用的窗函数1汉宁(Hanning)窗汉宁窗又称升余弦窗。 （24）利用傅里叶变换特性，可得 （25）当时，所以窗函数的幅频函数为 （26）这三部分之和，使旁瓣互相抵消，能量更集中在主瓣，它的最大旁瓣值比主瓣值约低31dB。但是代价是主瓣宽度比矩形窗的主瓣宽度增加一倍，即为 。2海明(Hamming)窗海明窗又称改进的升余弦窗。把升余弦窗加以改进，可以得到旁瓣更小的效果，窗形式为 （27）的频率响应的幅度特性为 （28）与汉宁窗相比，主瓣宽度相同，为，但旁瓣又被进一步压低，结果可将99.963%的能量集中在窗谱的主瓣内，它的最大旁瓣值比主瓣值约低41dB。3布莱克曼(Blackman)窗布莱克曼窗又称二阶升余弦窗。为了进一步抑制旁瓣，对升余弦窗函数再加上一个二次谐波的余弦分量，变成布拉克曼窗，故又称二阶升余弦窗。 （29）的频率响应的幅度特性为 （210）4凯塞（Kaiser）窗这是一种适应性较强的窗，是一种最优和最有用的窗。其公式为： （211）式中，是第一类变形零阶贝塞尔函数，是一个可自由选择的参数。凯塞窗的优点：1凯塞窗可提供变化的过渡带宽，通过改变的值可达到最陡的过渡带；2凯塞窗具有与海明窗相匹敌的特性，通过调整的值，可将凯塞窗完全等价于海明窗；3凯塞窗最大旁瓣值比主瓣约低80dB，在所有的窗函数中旁瓣抑制度最高。综合以上窗函数特点，选用最优和适应性较强的凯塞窗来设计FIR滤波器。2.2.2 用频率抽样法设计FIR滤波器所谓频率抽样法就是从频域出发，根据频域的采样定理，对给定的理想滤波器的频域响应进行等间隔采样45 （212）把当作待设计的滤波器频率响应的采样值，通过下式可求出滤波器的系统函数和频率响应： （213） （214）其中，是一个内插函数： （215）由于频谱的有限个采样值恢复出来的频率响应实际上是对理想频率响应的逼近，因此，这种方法必然有一定的逼近误差。若被逼近的频率响应比较平滑，则各采样点之间的逼近误差较小；反之，则逼近误差较大。2.2.3 利用切比雪夫逼近法设计FIR滤波器上述两种方法设计的FIR滤波器的频率响应都不很理想，即通带不够平，阻带衰减不够大，过渡带过宽，频率边缘不能精确指定。Chebyshev方法是最佳一致逼近法。数字滤波器频域设计的最优方法等波纹切比雪夫法，是采用最大误差最小准则得到最优数字滤波器，而且其最优解唯一。对于I型FIR数字滤波器，其频响可表示为： （216）其中，为滤波器系数，M为滤波器阶数。（216）式中的项可表示为不同幂次之和，形式为，这里是n次切比雪夫多式，。 故，可改写 （217）其中，是与相关的常数。我们定义逼近误差函数为： （218）其中，为加权函数，要求、及只在区间有定义。最大误差最小准则即是在所要求频域上找出使 （218）式的最大加权逼近误差达最小的频响。其表达式为 （219） （220）为最优误差。(219)、(220)式说明逼近误差至少要有L+2交错点，从而使最小，唯一。由(217)、(219)式可以解出系数组和。另一种更为有效的方法是多项式内插公式，可求得 （221）其中，也即若由满足(217)、(219)式确定的并且由(221)式给出，则误差函数就会通过(L+2)个频率上的处。而为避免求解复杂方程组(217)、(219)来得出系数，有 （222）其中，这里令，。通过(222)式可计算通带和阻带中多处频域的和值。若对通带和阻带中的所有，都有，则说明已达到最佳逼近。否则，需计算出新的极值频率。2.3 FIR滤波器的实现方法本小节主要介绍FIR滤波器的基本结构和常用的滤波器的硬件实现方法。2.3.1 FIR滤波器的实现结构FIR滤波器的传递函数一般有如下形式： （223）其基本结构有以下几种：直接型，级联型，线性相位型，频率采样型。1直接型直接型也称卷积型或横截型，称为卷积型，是因差分方程是信号的卷积形式；称为横截型，是因为滤波器是一条输入延时链的横向结构。直接由差分方程可画出对应的网络结构。其结构图如图21所示。 （224）式中，为实数；为输入序列，为输出序列，单位采样响应。直接型结构的特点是：优点：简单直观，乘法运算量较少；缺点：调整零点较难。2级联型(串联型)当需要控制滤波器的传输零点时，可将传递函数分解为二阶实系数因子的形式： （225）式中，为的变换；，为实数。该结构的缺点是：所需要的系数比直接型的多；需要进行因式分解，而且较直接型需要更多的乘法器，乘法运算多于直接型。3线性相位型FIR滤波器的重要特点是可设计成具有严格线性相位的滤波器，其单位冲击响应有如下特性： （226）当N为偶数时， （227）其网络结构(信号流图)如图2-3(a)所示当N为奇数， （228）该结构的优点是：简化网络结构。4频率采样型系统函数在单位圆上作N等分取样就是单位取样响应的离散傅里叶变换。与系统函数之间的关系可用内插公式表示： （229）其中，频率采样型结构的优点：1选频性好，适于窄带滤波，这时大部分为零，只有较少的二阶子网络；2不同的FIR滤波器，若长度相同，可通过改变系数用同一个网络实现；3复用性好。缺点：1具体实现时难免存在误差，零、极点可能不能正好抵消，造成系统不稳定；2结构复杂，采用的存贮器多。FIR滤波器常表示为直接型和转置型两种结构，两种结构的功能是等效的。直接型结构的优点有两个，一是移位寄存器存储的是位宽较小的输入数据；二是当FIR滤波器为线性相位时，可以利用其系数对称的特点，将乘法器个数减半，加法器个数不变。目前用资源丰富的FPGA等硬件设计长阶数FIR滤波器时，几乎都采用转置型结构，数据格式都是定点型的。2.4 本章小结本章主要介绍了FIR滤波器设计的理论基础，分别介绍了FIR滤波器的定义与分类、FIR滤波器的几种设计方法和实现方法，为后面FIR滤波器的设计奠定理论基础。第3章 基于MATLAB的FIR滤波器的设计3.1 MATLAB简介 MATLAB语言是当今国际上科学界最具影响力、也是最有活力的软件之一。在MATLAB中提供了一些滤波器的函数，使FIR滤波器的运算更加方便和快速。新版本的MATLAB软件(MATLAB7.l)己经集成了TI公司的C2000，C5000，C6000系列DSP的开发工具包，支持C24X及C28X系列的DSP处理器。在C24X系列DSP工具箱中包含了DSP处理器中的模/数转换ADC，CAN发送及接收、PWM控制等模块。3.2 基于MATLAB的FIR滤波器的设计在本小节中将使用MATLAB来进行FIR数字滤波器的设计。MATLAB中的fdatool工具集成了数字滤波器的各种设计方法，简化了设计过程。本文利用MATLAB中的fdatool工具设计一个fir数字低通滤波器。3.2.1 设计要求以下列输入信号为例：；设计一个fir数字低通滤波器，滤除和的信号成分。3.2.2 滤波器指标根据采样定律，采样频率应大于或等于所有信号频率成分中，最大频率的两倍。取采样频率。所设计FIR数字滤波器的边界频率应满足：，取通带截止频率，阻带截止频率。3.2.3 设计过程MATLAB集成了一套功能强大的滤波器设计工具fdatool，可以完成多种滤波器的设计、分析和性能评估。1启动fdatool：打开的fdatool界面，如3-1图所示：2滤波器设计：滤波器类型 (Filter type)包括：低通(Lowpass)、高通(Highpass)、带通(Bandpass)和带阻(Bandstop)。选为低通(Lowpass)。设计方法 (Design Method)：选为窗函数法(Window)，采用凯塞(kaiser)窗函数设计滤波器。滤波器阶数 (Filter Order)包括：指定阶峰 (Specify Order)和最小阶数 (Minimum Order)。采样频率fs=lhz；通带截止频率fpass=0.lhz；阻带截止频率fstop=0.17hz；通带衰减Apass=ldB；阻带衰减Astop=40dB。设计界面如图3-2所示：图3-1 fdatool界面图3-2 Design filter 界面3.2.4 设计结果由Targets菜单下的Generate c header 导出的内容，可得到的系数，并将系数保存在lwsdsp.m文件下。所设计的FIR低通滤波器的幅频响应和相频响应如图3-3所示。图3-3（a） 量化前的FIR滤波器的幅频特性曲线图3-3（b） 量化前的FIR滤波器的相频特性曲线3.3 FIR滤波器的MATLAB仿真为了验证所设计的滤波器是否满足要求，用MATLAB进行仿真。FIR低通滤波器的仿真程序如下(文件名为lws.m)：f1=0.08;f2=0.20;f3=0.36;T=1; %采样间隔n=0:T:400; %采样间隔T=1； 采样频率fs=1/T=1fs=1/T;kf=fs/2; %采样频率的一半。用于设计指标归一化x=sin(2*pi*f1*n)+sin(2*pi*f2*(n-2)-cos(2*pi*f3*(n+2); %产生输入信号Xk=fft(x); %输入信号的频谱分析hn=0.0248542880278, 0.0006781669022092, -0.003856706668048,.-0.008136974066479, -0.007304458231634, 0.001291305836041,.0.0140814775831, 0.02135452836089, 0.01319288572559,.-0.01161455324808, -0.04017611664971, -0.04925259422531,.-0.01809149615118, 0.05671862793568, 0.1544288466202,.0.2374476040317, 0.27, 0.2374476040317,.0.1544288466202, 0.05671862793568, -0.01809149615118,.-0.04925259422531, -0.04017611664971, -0.01161455324808,.0.01319288572559, 0.02135452836089, 0.0140814775831,.0.001291305836041, -0.007304458231634, -0.008136974066479,.-0.003856706668048, 0.0006781669022092, 0.00248542880278y=filter(hn,1,x);Yk=fft(y);subplot(2,1,1);plot(n,abs(Xk);subplot(2,1,2);plot(n,abs(Yk);在MATLAB环境下运行lws.m文件，可得3-4图。图3-4 FIR滤波器的仿真结果图3-4的上图为输入信号的频谱图，包括fl、f2、f3三个频率成分，下图是输出信号的频谱图，只剩下了f1的频率成分。从上下两图中可以看出，经过滤波后输入信号的两个高频成分f2、f3被滤除，说明所设计的滤波器满足要求。3.4 本章小结本章介绍了MATLAB软件，及其FIR数字滤波器的设计方法，并使用MATLAB进行FIR数字滤波器的设计和仿真。第4章 数字滤波器的DSP实现数字信号处理器(Digital Signal Processor)是一种适合对数字信号进行高速实时处理的专用处理器，其主要用来实时快速地实现各种数字信号处理算法。在当今的数字化时代，DSP己成为通信设备、计算机和其它电子产品的基础器件。数字信号处理器与数字信号处理有着密不可分的关系，我们通常说的“DSP”可以指数字信号处理(Digital Signal Processing)，也可以代表数字信号处理器(Digital Signal Processor)在本文里均指数字信号处理器。数字信号处理器是用于处理数字信号的器件，因此它是伴随着数字信号处理才产生的。4.1 DSP的基本特征本课题采用的是TMS320C54x系列的TMS320C5416DSP，具有改进的哈佛结构、硬件乘法器、流水线结构、高效特殊指令集等优点，使它的处理速度和容量大大提高，为数字滤波中的复杂算法的实现提供了硬件的保证21。1哈佛总线结构计算机的总线结构可分为两种。一种是冯·诺依曼结构，其特点是程序和数据共用一个存储空间。统一编址依靠指令计数器提供的地址来区分是指令数据还是地址。这种结构允许取指令和取操作数并行进行，增加了器件的运算速度。2硬件乘法器在通用的计算机上，算术逻辑单元(ALU)只能完成两个操作数的加、减及逻辑运算，而乘法(或除法)则是由加法和移位来实现。因此它们实现乘加运算就比较慢，而在数字滤波算法中需要大量的乘加运算，在TMS320C54xDSP中有一个硬件乘法器，可以在一个指令周期内完成一次乘法和一次加法运算，可以大大提高数字滤波系统的运算速度。3流水线结构TMS320C54xDSP系列由于指令和操作数来自不同的空间，同一时刻，可以有四条指令的不同阶段在并行处理，尽管每条指令执行的时间仍然是几个机器周期，但由于指令的流水作业，实现了多条指令的并行执行25。4高效指令集数字信号处理运算的特点之一就是单一运算的重复执行，在通用的处理器中，一般采用软件的方法来解决，基本方法是采用循环控制或指令重复，循环控制除了在判断行环次数及操作转向上需要指令开销外，还会因DSP流水线的频繁中断而造成相当大的开销：指令重复的代价是增加了程序代码长度，占用更多的存储空间。4.1.1 总线结构TMS320C54x具有8条16位的总线，其中包括4条程序/数据总线和4条地址总线，各条总线的作用如下：1程序总线PB传输来自程序存储器的指令代码和立即数。2三条数据总线CB、DB和EB分别与不同的单元互相连接，如中央处理单元、数据地址产生逻辑DAGEN、程序地址产生逻辑、片内外设和数据存储器。其中，CB和DB传输从程序存储器读来的数据；EB传输待写入存储器的数据。3PAB，CAB，DAB和 EAB这4条地址总线传输指令执行所需要的地址。4.1.2 中央处理单元TMS320C54x的中央处理单元可以说是DSP的核心，主要包含以下几个部分：一个算术逻辑单元，两个累加器，定标移位器，乘法/加法单元，比较选择存储单元(CSSU)和CPU状态和控制寄存器等。1算术逻辑单元(ALU)TMS320C54x利用一个40位的算术逻辑单元和两个40位的累加器来执行二进制补码算术运算，ALU也可以进行布尔运算。还可以把这个40位的ALU看作为两个16位的ALU，来同时执行两个16位的操作。2CPU状态和控制寄存器TMS320C54x共有三个控制和状态寄存器，对CPU的控制是通过CPU状态和控制寄存器来完成的。分别为状态寄存器0 (ST0)、状态寄存器1(ST1)和处理器模式状态寄存器(PMST)31。DSP不同条件和模式下的状态都包含ST0和ST1，PMST包含存储器设置状态和控制信息。由于这些寄存器是存储器映像，所以可以像对数据存储器操作那样对它们进行读出和写入。在调用子程序或中断服务子程序时，可以将它们保存下来，返回时再恢复。3累加器累加器A和B存储来自ALU或乘法/加法单元的输出；同时，它们也可以为ALU提供另一个输入；累加器A还可以为乘法器/加法器单元提供输入。每个累加器可以分为保护位(位39位32)、高位字(位31位16)和低位字(位15位0)。系统提供的指令可以存储保护位、高位字和低位字；累加器可以向数据存储器读出或写入32位字；而且任一累加器可以作为另一个累加器的暂时存储器。4定标移位器定标移位器的40位的输入来自累加器或数据存储器(通过DB或CB)，其40位的输出则通过EB传至ALU或数据存储器。定标移位器可以对输入的数据进行0到31位的左移和0到16位的右移，具体移位数由指令中的移位字段、状态寄存器ST1中的移位数字段ASM或暂存寄存器T来提供。定标移位器和指数编码器可以在单周期内对累加器中的数进行归一化操作。5乘法器/加法器单元TMS320C54x的乘法器/加法器单元包含一个17X17位的硬件乘法器，一个40位的加法器，有符号输入/无符号输入控制逻辑，小数控制逻辑，一个零检测器，一个圆整器，溢出/饱和逻辑和一个16位的暂存寄存器T。乘法器有两个输入一个输入来自暂存寄存器T，或一个数据存储器操作数，或者是累加器A；另一个输入来自程序存储器，或数据存储器，或累加器A，或者是一个立即数。这个乘法器可以使得TMS320C54x器件进行高效的卷积、