七、基于ARM的嵌入式系统硬件结构设计.ppt

嵌入式系统设计与实例开发基于32位微处理器与实时操作系统基于ARM的硬件系统结构设计2009.4,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,ARM920T内核结构,S3C2410的内部结构,实验平台的体系结构,2410核心资源,总线隔离驱动,168Pin扩展槽,网卡设备,LCD驱动,音频电路,串口设备,USB设备,PCMCIA,IDE/CF卡,SD卡接口,IO扩展,电机等,其他资源,局部总线,扩展总线,读写总线的时序图,稳态,Read,Write,稳态,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,2410的存储器系统,可通过软件选择大小端 地址空间:每个Bank 128Mbytes(总共 1GB)除 bank0(16/32-bit)外，所有的Bank都可以通过编程选择总线宽度=(8/16/32-bit)共 8 个banks6个Bank用于控制 ROM,SRAM,etc.剩余的两个Bank用于控制 ROM,SRAM,SDRAM,etc.7个Bank固定起始地址；最后一个Bank可调整起始地址；最后两个Bank大小可编程所有Bank存储周期可编程控制；,S3C2410的存储器配置,Bank6/Bank7地址分布,Bank0总线宽度配置,与2片8位的ROM连接方法,与1片16位的ROM连接,S3C2410与2片8位FLASH的连接方法,与1片16M的SDRAM的连接方法,与2片16M的SDRAM的连接方法,NAND和NOR性能比较,NOR和NAND是现在市场上两种主要的非易失闪存技术NOR的读速度比NAND稍快一些NAND的写入速度比NOR快很多NAND的擦除速度远比NOR的快大多数写入操作需要先进行擦除操作NAND的擦除单元更小，相应的擦除电路更少,接口差别,NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节NAND flash使用复用接口和控制IO多次寻址存取数据NAND读和写操作采用512字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备,容量和成本,NAND flash生产过程更为简单，成本低常见的NOR flash为128KB16MB，而NANDflash通常有8128MBNOR主要应用在代码存储介质中，NAND适合于数据存储NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O系统设计,人机交互接口设计,其它通讯接口设计,I/O子系统的层次模型,I/O子系统：I/O设备、相关的设备驱动程序和I/O子系统组成嵌入式I/O子系统。I/O子系统的目标是对RTOS和应用程序员隐藏设备特定的信息，并且对系统的外围I/O设备提供一个统一的访问方法。,从不同角度看I/O系统,从系统软件开发者角度看，I/O操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。从RTOS的角度看，I/O操作意味着对I/O请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求RTOS保证对设备的同步访问。RTOS必须进行抽象，对应用程序员隐含设备的特性。从应用程序员角度看，目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。,I/O接口的编址方式端口映射,1）I/O接口独立编址端口映射方式这种编址方式是将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的输入指令（IN）和输出指令（OUT）来完成I/O操作。,主要优点：内存地址空间与I/O接口地址空间分开，互不影响，译码电路较简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快速性好。缺点：只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制线，使微处理器复杂化。,I/O接口的编址方式内存映射,2）I/O接口与存储器统一编址方式内存映射这种编址方式不区分存储器地址空间和I/O接口地址空间，把所有的I/O接口的端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输入/输出指令，所有传送和访问存储器的指令都可用来对I/O接口操作。,主要优点：访问内存的指令都可用于I/O操作，数据处理功能强；同时I/O接口可与存储器部分共用译码和控制电路。缺点：一是I/O接口要占用存储器地址空间的一部分；二是因不用专门的I/O指令，程序中较难区分I/O操作。,DMA I/O,DMA I/ODMA允许设备直接访问内存而不用包含处理器，在数据传输操作开始之前，处理器设置DMA控制器，在数据传输期间，读写操作均不通过处理器。DMA传输速度取决于I/O设备的传输速度、内存设备的速度和DMA控制器的速度。通过指定源地址、目的内存地址和传输到DMA控制器长度，处理器建立传输操作。,字符模式设备与块模式设备,根据设备如何处理与系统之间的数据传输方法可将设备分为字符模式设备和块模式设备字符模式设备：允许非结构的数据传输。数据传输典型地采用串行的形式，每次一个字节；字符设备通常是简单的设备，如串口、键盘等；当系统到设备的传输速率高于设备的处理速率时，设备驱动程序开设缓冲区，缓存这些数据；块模式设备：每次传输一个数据块。采用硬件方式控制数据块的大小，有时需要采用固定的传输协议，如USB、以太网等设备,建立通用的I/O接口函数,Create()Open()Read()Write()Close()Loctl()Destroy(),Driver_Create()Driver_Open()Driver_Read()Driver_Write()Driver_Close()Driver_Loctl()Driver_Destroy(),I/O操作,设备驱动程序,应 用,设 备,I/O接口设计,I/O接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：a)解决CPU和外围设备之间的时序配合和通信联络问题。b)解决CPU和外围设备之间的数据格式转换和匹配问题。c)解决CPU的负载能力和外围设备端口选择问题。,通用设计原则（I/O设备）,I/O接口接口的概念CPU与外部设备的接口（I/O适配器）接口的功能控制 缓冲状态 转换整理 程序中断,I/O接口3种寄存器数据寄存器、控制寄存器和状态寄存器,通用设计原则（I/O设备）,通用设计原则（I/O设备）,I/O设备寻址I/O寻址定位I/O设备内部的寄存器（或一小块存储器）与存储器共享总线存储器映像法混合编址,通用设计原则（I/O设备）,I/O设备寻址I/O隔离法独立编址信号线MERQ/IORQ地址空间,I/O设备的数据输入/输出输入过程CPU把一个地址值放在地址总线上，这一步将选择某一输入设备;CPU等候输入设备的数据成为有效；CPU从数据总线读入数据，并放在一个相应的寄存器中。输出过程CPU把一个地址值放在地址总线上，选择输出设备；CPU把数据放在数据总线上；输出设备认为数据有效，从而把数据取走。究竟什么时候数据才成为有效?,通用设计原则（I/O设备）,I/O设备的定时方式简单的外围设备机械开关、二极管（无需定时机制，CPU只要接收或发送数据就可以了）慢速或中速的外围设备速度和CPU速度不在一个数量级，或不规则时间间隔操作(键盘)异步定时方式中断方式查询方式高速的外围设备以相等的时间间隔操作，采样同步定时方式 时钟脉冲控制 DMA,通用设计原则（I/O设备）,通用设计原则（I/O设备）,I/O控制方式低速设备程序查询方式程序中断方式高速设备DMA通道方式外围处理机（PPU）方式,I/O接口程序查询方式读操作流程1.CPU测试I/O设备状态，等待空闲2.CPU下达读命令，测试状态寄存器3.把数据寄存器中的数据读入到CPU中4.重复执行以上各步写操作流程1.CPU测试I/O设备状态，等待空闲2.把数据传输到I/O接口芯片的数据寄存器中3.CPU下达写命令4.重复执行以上各步,通用设计原则（I/O设备）,CPU,I/O设备,通用设计原则（I/O设备）,I/O接口中断一种实现CPU和I/O设备间异步操作的机制,通用设计原则（I/O设备）,I/O接口中断响应时间（现场保存）中断优先级可屏蔽中断不可屏蔽中断中断向量（地址）固定/不固定,CPU,PC,设备,状态寄存器,数据寄存器,中断请求,中断应答,数据/地址,通用设计原则（I/O设备）,中断处理,I/O接口DMAI/O设备和存储器直接进行数据传输使用场合速度快，适用于数据连续传输的高速设备基本操作过程从外围设备发出DMA请求；CPU响应请求，把CPU工作改成DMA操作方式，DMA控制器从CPU接管总线的控制；由DMA控制器对内存寻址，并执行数据传送的操作；向CPU报告DMA操作的结束。,通用设计原则（I/O设备）,通用设计原则（I/O设备）,I/O接口DMA传输方式停止CPU访问内存,通用设计原则（I/O设备）,I/O接口DMA传输方式周期挪用,通用设计原则（I/O设备）,I/O接口DMA传输方式DMA与CPU交替访问内存,嵌入式软件的开发过程,宿主机调试器,宿主机调试器通过固定的协议控制下位机（协议转换器）。比如，SDT中通过Angel协议或者第三方调试器所提供的协议宿主机调试器只发送宏观的命令，比如：程序运行、终止。读内存、ARM寄存器等通讯的介质可以是串口、并口、以太网、USB等,什么是JTAG？,JTAG是Joint Test Action Group的缩写是IEEE1149.1标准JTAG的建立使得集成电路固定在PCB上，只通过边界扫描便可以被测试在ARM7TDMI处理器中，可以通过JTAG直接控制ARM的内部总线，IO口等信息，从而达到调试的目的,嵌入式开发板与PC机的串行通讯,嵌入式开发板和PC机的通讯电缆可以按照如图所示的方式连接。,2410的UART,S3C2410A 的UART(Universal Asynchronous Receiver and Transmitter)提供了三个独立的异步串行I/O口，每一个都可以工作在中断模式或DMA模式，即UART可以产生中断或DMA请求以在CPU和UART之前传送数据，使用系统时钟，UART最高可以支持230.4K bps 的位传输率。如果采用外部带时钟的UART，则UART可以实现更度速度的传输；每个UART包括2个16Byte的接收/发送FIFO。,UART控制框图,异步串行通讯简介,在一条传输线上完成单向传输。将传输数据的字符一位接一位的传送。接收方对于同一条线上的一连串连续数学信号，首先将其分割成位，再按位组成字符。每个字符需要确定起始位和结束位，字符与字符间还可能有长度不定的空闲时间，因此传输效率较低。,字符串行输出格式：,发送前：线路处于空闲状态，连续发送“1”开始发送：首先，发送一位起始位“0”然后，发送连续的二进制位，数据位可以为5、6、7、8 随后，紧跟一位奇偶校验位（可选择奇/偶/无校验）最后，发送停止位“1”，可以有1位、1.5位或2位停止位,串行通讯硬件规范及连接方法,EIA RS-232C 物理特征：DB-25 DB-15 DB-9 信号连线：保护地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1 电平规定：-5V-15V 之间的电平表示逻辑“1”+5V+15V 之间的电平表示逻辑“0”,UART的操作,串口初始化,发送数据,接收数据,显示设备单个LED显示器一个发光二极管，亮/灭代表着一个二进制数典型电流520mACPU数据线通过驱动反相(或同相)驱动器驱动,通用设计原则（I/O设备）,键盘接口设计,键盘模块可能用来输入数字型数据或者选择控制设备的操作模式。键盘有两种方案：一是采用现有的一些芯片实现键盘扫描；再就是用软件实现键盘扫描。嵌入式控制器的功能很强，可能允分利用这一资源。,两组信号线：输出信号线（行线），输入信号线（列线）。列信号线一般通过电阻与电源正极相连。,通用设计原则（I/O设备）,44阵列的键盘,键盘的行信号线和列信号线均由CPU通过数据线加以控制，CPU通过数据线向行信号线上输出全“0”信号，然后通过数据线读取列信号，若键盘阵列中无任何键按下，则读到的列信号必然是全“1”信号，否则就是非全“1”信号。若是非全“1”信号时，CPU再在行信号线上输出“步进的0”信号，既逐行输出“0”信号，来判断被按下的键具体在哪一行上，然后产生对应的键码。,一个瞬时接触开关（按钮）放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动，而每一列由一个电阻器上拉且供给输入端口一位。,键盘扫描阵列,键盘扫描过程就是让微处理器按有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。消抖算法：组合键处理,键盘扫描方法,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,LCD接口设计,LCD显示模块液晶显示是一种被动的显示，它不能发光，只能使用周围环境的光。它显示图案或字符只需很小能量。液晶显示所用的液晶材料是一种兼有液态和固体双重性质的有机物，它的棒状结构在液晶盒内一般平行排列，但在电场作用下能改变其排列方向。LCD的背光：EL（场致发光）：2000-3000小时和LED光源：字符模式，50000小时,LCD的显示方式,反射型LCD：底偏光片后面加了一块反射板，它一般在户外和光线良好的办公室使用。透射型LCD：底偏光片是透射偏光片，它需要连续使用背光源，一般在光线差的环境使用。透反射型LCD：是处于以上两者之间，底偏光片能部分反光，一般也带背光源，光线好的时候，可关掉背光源；光线差时，可点亮背光源使用LCD。,反射型LCD的结构,LCD通常由两种方式，一种是带有驱动芯片的LCD模块，基本上属于半成品一些新型的嵌入式处理器也可以直接使用芯片上的内置LCD控制器来构造显示模块，比如：s3c2410可以支持STN的彩色/灰度/单色三种模式和TFT模式，灰度模式下可支持4级灰度和16级灰度，彩色模式下最多支持256色，LCD的实际尺寸可支持到640X480。,LCD的驱动方式,总线驱动方式,一般带有驱动模块的LCD显示屏使用这种驱动方式，由于LCD已经带有驱动硬件电路，因此模块给出的是总线接口，便于与单片机的总线进行接口。驱动模块具有八位数据总线，外加一些电源接口和控制信号。而且自带显示缓存，只需要将要显示的内容送到显示缓存中就可以实现内容的显示。由于只有八条数据线，因此常常通过引脚信号来实现地址与数据线复用，以达到把相应数据送到相应显示缓存的目的。,控制器扫描方式,S3C2410X中具有内置的LCD控制器，它具有将显示缓存（在系统存储器中）中的LCD图象数据传输到外部LCD驱动电路的逻辑功能。S3C2410X中内置的LCD控制器可支持灰度LCD和彩色LCD。在灰度LCD上，使用基于时间的抖动算法（time-based dithering algorithm）和FRC(Frame Rate Control)方法，可以支持单色、4级灰度和16级灰度模式的灰度LCD。在彩色LCD上，可以支持256级彩色。对于不同尺寸的LCD，具有不同数量的垂直和水平象素、数据接口的数据宽度、接口时间及刷新率，而LCD控制器可以进行编程控制相应的寄存器值，以适应不同的LCD显示板。,嵌入式处理器与LCD的连接,嵌入式处理器,LCD模块,数据总线,寄存器选择,使能信号,有LCD控制器的嵌入式处理器,LCD,LCD控制信号线,从系统结构上来讲，由于显示器模块中已经有显示存储器。显存中的每一个单元对应LCD上的一个点，只要显存中的内容改变，显示结果便进行刷新。于是便存在两种刷新：1直接根据系统要求对显存进行修改，一种是只需修改相应的局部就可以，不需要判断覆盖等；另一种就是有覆盖问题，计算起来比较复杂，而且每做一点小的屏幕改变就进行刷新，将增加系统负担。2 专门开辟显示内存，在需要刷新时候由程序进行显示更新。这样，不但可以减轻总线负荷，而且也比较合理，在有需要的时候进行统一的显示更新，界面也可以比较美观，不致由于无法预料的刷新动作导致显示界面闪烁。,LCD模块的显示控制,前后台双重显示缓存的显示模块结构,集成了LCD控制器的嵌入式处理器体系结构,LCD接口设计,1、实现过程简述：就是将要显示的数据放到一个特定的地址，这个特定的地址就是frame memory（帧存储器），这块空间是在系统内存中。然后LCD控制器将这些数据配合控制信号送到LCD驱动器完成显示。有相应的寄存器来设定这个地址及其大小。与显示数据相配合完成显示的控制信号时序也是由相应的寄存器来完成的。这些寄存器都在LCD的控制器中。,LCD控制器框图,REGBANK 是LCD控制器的寄存器组，用来对LCD控制器的各项参数进行设置。而 LCDCDMA 则是LCD控制器专用的DMA信道，负责将视频资料从系统总线（System Bus）上取来，通过 VIDPRCS 从VD23:0发送给LCD屏。同时 TIMEGEN 和 LPC3600 负责产生 LCD屏所需要的控制时序，例如VSYNC、HSYNC、VCLK、VDEN，然后从 VIDEO MUX 送给LCD屏。,主要的寄存器,LCD控制寄存器（5个）帧缓冲开始地址寄存器（3个）临时调色板寄存器（Temp Palette Register）LCD中断屏蔽寄存器（LCD Interrupt Mask Register）LPC3600控制寄存器（LPC3600 Control Register）,LCD图形显示方式,LCD显示模块由S3C2410的LCD控制器和64K色彩色LCD显示器组成。,其显示方式以直接操作显示缓冲区的内容进行，LCD控制器会通过DMA从显示缓冲区中获取数据，不需要CPU干预。,本系统采用的LCD分辨率为640X480，工作在64k色彩色显示模式，在该模式下，显示缓冲区中的2个字节数据代表LCD上的一个点的颜色信息，因此，所需要的显示缓冲区大小为640X480X2字节。,LCD控制器初始化,初始化LCD端口，由于LCD控制端口与CPU的GPIO端口是复用的，因此必须设置相应寄存器为LCD驱动控制端口,申请显示缓冲区，大小为640X480X2字节,初始化LCD控制寄存器，包括设置LCD分辨率，扫描频率，显示缓冲区等。,触摸屏接口设计,触摸屏的分类电阻式触摸屏 表面声波触摸屏 红外式触摸屏 电容式触摸屏,电阻式触摸屏,电阻技术触摸屏是一种对外界完全隔离的工作环境，故不怕灰尘、水汽和油污，可以用任何物体来触摸，比较适合工业控制领域及办公室内有限人的使用。分为四线电阻和五线电阻触摸屏,四线电阻触摸屏原理,测量原理,在触摸点X、Y坐标的测量过程中，测量电压与测量点的等效电路图所示，图中P为测量点,X,V,Y,Y,触摸屏芯片,FM(ADS)7843的特点,实现触摸屏的驱动选择控制（X、Y通道）对于输入电压或附加电压进行AD转换同步串行接口最大转换速率125KHz可编程控制8位或者12位转换模式工作电压两个附加的输入端口,FM7843与ARM的连接,AD7843的工作时序,同步串口（SIO）向ADS7843发送控制字转换完成后从ADS7843串口读出电压转换值,A/D转换时序（每次转换需要24个时钟周期）,触摸屏与LCD的配合,FM 7843送回控制器的X与Y值仅是对当前触摸点的电压值的A/D转换值，它不具有实用价值。这个值的大小不但与触摸屏的分辨率有关，而且也与触摸屏与LCD贴合的情况有关。而且，LCD分辨率与触摸屏的分辨率一般来说是不一样，坐标也不一样，因此，如果想得到体现LCD坐标的触摸屏位置，还需要在程序中进行转换。转换公式如下:x=(x-TchScr_Xmin)*LCDWIDTH/(TchScr_Xmax-TchScr_Xmin)y=(y-TchScr_Ymin)*LCDHEIGHT/(TchScr_Ymax-TchScr_Ymin)其中，TchScr_Xmax、TchScr_Xmin、TchScr_Ymax和TchScr_Ymin是触摸屏返回电压值x、y轴的范围，LCDWIDTH、LCDHEIGHT是液晶屏的宽度与高度。,触摸屏（键盘）驱动程序结构,触摸屏的驱动,#define ADS7843_CTRL_START0 x80#define ADS7843_GET_X0 x50#define ADS7843_GET_Y0 x10#define ADS7843_CTRL_12MODE0 x0#define ADS7843_CTRL_8MODE0 x8#define ADS7843_CTRL_SER0 x4#define ADS7843_CTRL_DFR0 x0#define ADS7843_CTRL_DISPWD0 x3/Disable power down#define ADS7843_CTRL_ENPWD0 x0/enable power down#define ADS7843_PIN_CS(16)/GPF6#define ADS7843_PIN_PEN(15)/GPG5/#define ADS7843_PIN_BUSY(16)/触摸屏动作/#define TCHSCR_ACTION_NULL0#define TCHSCR_ACTION_CLICK1/触摸屏单击#define TCHSCR_ACTION_DBCLICK2/触摸屏双击#define TCHSCR_ACTION_DOWN3/触摸屏按下#define TCHSCR_ACTION_UP4/触摸屏抬起#define TCHSCR_ACTION_MOVE5/触摸屏移动#define TCHSCR_IsPenNotDown()(rPDATG,函数TchScrGetScrXY(int*x,int*y)的结构,读取触摸点坐标,本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,以太网接口的基本知识,1、传输编码曼彻斯特编码差分曼彻斯特编码,以太网协议,以太网MAC层物理传输帧（IEEE802.3）,PR：同步位，收发双方的时钟同步，也指明传输的速率（10M、100M）SD：分隔位,表示下面跟着的是真正的数据,而不是同步时钟DA：目的地址,以太网的地址为48位地址。如果为都为F,则是广播地址SA：源地址,48位,表明该帧的数据是哪个网卡发的,即发送端网卡地址TYPE：类型字段，表明该帧的数据是什么类型。如：0800H 表示数据为IP 包，0806H表示数据为ARP包，814CH是SNMP包，8137H为IPX/SPX包 DATA：数据段，该段数据不能超过1500字节。PAD：填充位。以太网帧传输的数据包最小不能小于60字节,当数据段不 足46字节时，后面补000000.(当然也可以补其它值)FCS:32位CRC数据校验位。该校验由网卡自动完成,以太网的数据传输特点,PR,SD,PAD,FCS这几个数据段是由网卡自动产生的；只需要理解DA、SA、TYPE、DATA四个段的内容所有数据位的传输由低位开始(传输的位流使用曼彻斯特编码)以太网的冲突退避算法是由硬件自动执行的DA+SA+TYPE+DATA+PAD最小为60字节,最大为1514字节以太网卡可以接收三种地址的数据，一个是广播地位，一个是多播地址(在嵌入式的环境中一般不用)，一个是它自已的地址任何两个网卡的物理地址都是不一样的，是世界上唯一的，网卡地址由专门机构分配。,嵌入式的以太网方案,嵌入式处理器网卡芯片（RTL8019）对嵌入式处理器没有特殊要求，通用性强处理器和网络数据交换通过外部总线，速度慢，不适合于100M网络带有以太网络接口的嵌入式处理器处理器面向网络应用处理器和网络数据交换通过内部总线，速度快,RTL8019的原理框图,嵌入式网络接口的特点,与常规的网卡设计思路不同的是，在嵌入式系统中，系统的精简一直是个主要的原则。RTL8019AS作为网卡，时需要一片EEPROM作为配置存储器，来确定通讯的端口地址，中断地址，网卡的物理地址，工作模式，制造厂商等信息；而在嵌入式系统中，可以使用RTL8019AS的默认配置和一些管脚作为网卡的初始化方法。这样可以节省配置存储器，减小嵌入式硬件平台的体积。,基于RTL8019的嵌入式以太网设计,1 RTL8019AS的初始化 RTL8019支持即插即用模式和非即插即用模式。在嵌入式系统中，网卡的外设通常是不经常插拔的，所以，为了系统的精简，配置RTL8019为非即插即用模式。有着固定的中断，有着固定的端口地址，假设是端口是0 x300（这里的端口是相对于ISA总线来说的端口，对于ARM的总线，需要重新计算地址）。这些配置可以通过RTL8019的外部管脚，在系统上电复位的时候，自动配置起来。,关于RTL8019的RAM,RTL8019含有16K字节的RAM，地址为0 x4000-0 x7fff(指的是RTL8019内部的存储地址，是RTL8019工作用的存储器，可以通过远程DMA访问），每256个字节称为一页，共有64页。页的地址就是地址的高8位，页地址为0 x40-0 x7f。这16k的ram的一部分用来存放接收的数据包，一部分用来存储待发送的数据包,2 通过RTL8019AS发送数据,作为一个集成的以太网芯片，数据的发送校验，总线数据包的碰撞检测与避免是由芯片自己完成的。我们只需要配置发送数据的物理层地址的源地址、目的地址、数据包类型以及发送的数据就可以了。,3、通过RTL8019AS接收数据,在RTL8019的初始化程序中已经设置好了接收缓冲区的位置，并且配置好了中断的模式。当有一个正确的数据包到达的时候，RTL8019会产生一个中断信号，在ARM中断处理程序中，接收数据。数据的接收比较简单，即通过远端DMA把数据从RTL8019的RAM空间读回ARM中处理。,TCP/IP 协议的层次,嵌入式以太网中主要处理的协议,ARP(Address Resolation Protocol)地址解析协议 ICMP(Internet Control Messages Protocol)网络控制报文协议（用来与其它主机交换错误报文和其它重要信息，常用的网络诊断工具ping和traceroute)IP(Internet Protocol)网际协议TCP(Transfer Control Protocol)传输控制协议UDP(User Datagram Protocol)用户数据包协议,ARP地址解析协议,网络层用32 bit的IP地址来标识不同的主机，而链路层使用48 bit的物理（MAC）地址来标识不同的以太网接口。只知道目的主机的IP地址并不能发送数据帧给它，必须知道目的主机网络接口的MAC地址才能发送数据帧。ARP的功能是实现从IP地址到对应物理地址的转换。源主机发送一份包含目的主机IP地址的ARP请求数据帧给网上的每个主机,称作ARP广播，目的主机的ARP收到这份广播报文后，识别出这是发送端在寻问它的IP地址，于是发送一个包含目的主机IP地址及对应的MAC地址的ARP回答给源主机。每台主机上都有一个ARP高速缓存，存放最近的IP地址到硬件地址之间的映射记录。通常每一项的生存时间为20分钟,ICMP网络控制报文协议,IP层的附属协议，IP层用它来与其他主机或路由器交换错误报文和其他重要控制信息。ICMP报文是在IP数据包内部被传输的。两个实用的网络诊断工具，Ping和Traceroute(Tracert)，都是利用该协议工作的。,IP网际协议,IP工作在网络层，是TCP/IP协议族中最为核心的协议。所有的TCP，UDP，ICMP以及IGMP数据都以IP数据包格式传输。IP数据包最长可达65535字节,其中报头占32 bit的数目。包含各32 bit的源IP地址和目的IP地址。在嵌入式应用中，简化设计，IP数据包长度等于数据链路层的数据长度。,TCP传输控制协议,TCP是一个面向连接的可靠的传输层协议。TCP为两台主机提供高可靠性的端到端数据通信。主要包括:发送方把应用程序交给它的数据分成合适的小块，并添加附加信息（TCP头），包括顺序号，源、目的端口，控制、纠错信息等字段，称为TCP数据包。并将TCP数据包交给下面的网络层处理。接受方确认接收到的TCP数据包，重组并将数据送往高层。,UDP协议,UDP是一种无连接不可靠的传输层协议。把应用程序传来的数据加上UDP头（包括端口号，段长等字段），作为UDP数据包发送出去，但是并不保证它们能到达目的地。可靠性由应用层来提供。就象发送一封写有地址的一般信件，却不保证它能到达。,基于ARM和uCOS-II的TCP/IP协议,向ARM和uC/OS移植一个TCP/IP协议栈采用uC/OS自带的TCP/IP协议栈,BSD套接字(BSD Sockets),BSD Sockets使用的最广泛的网络程序编程方法，主要用于应用程序的编写，用于网络上主机与主机之间的相互通信UNIX,Linux,VxWorks均支持BSD Sockets，Windows的Winsock基本上是来自BSD SocketsSocket分为Stream Sockets和Data SocketsStream Sockets是可靠性的双向数据传输，使用TCP协议Data Sockets是不可靠连接，使用UDP协议,套接字的使用,UDP服务器端和一个UDP客户端通信的程序过程创建一个SocketsFd=socket(AF_INET,SOCK_DGRAM,0)把Socket和本机的IP,UDP口绑定bind(sFd,(struct sockaddr*)&serverAddr,sockAddrSize)循环等待,接收（recvfrom）或者发送(sendfrom)信息关闭Socket,通信终止 close(sFd),本节提要,1,3,2,5,4,6,基于ARM的硬件系统体系结构,存储器接口设计,网络接口设计,I/O接口设计,人机交互接口设计,其它通讯接口设计,CAN总线设计,CAN总线接口设计,Controller Area Network，控制器局域网，现场总线之一。是一种多主方式的串行通讯总线，基本设计规范要求有高的位速率，高抗电磁干扰性，而且能够检测出产生的任何错误。主要应用于汽车电控制系统、电梯控制系统、安全监控系统、医疗仪器、纺织机械、船舶运输等方面CiA(CAN in Automation)为全球应用CAN技术的权威。,CAN总线特点,低成本 远距离传输（长达10Km）相对高速的数据传输速率（1Mbit/s）可根据报文的ID决定接收或屏蔽该报文 可靠的错误处理和检错机制 发送的信息遭到破坏后，可自动重发 节点在错误严重的情况下具有自动退出总线的功能,CAN总线控制器体系结构,协议控制器,状态/控制寄存器,消息对象,接收缓冲区,宿主机接口,总线接口,CAN总线,嵌入式系统上的CAN总线接口,处理器本身带有CAN总线控制器使用CAN总线控制芯片SJA1000Philips独立CAN控制器，替代82C200，支持CAN2.0AB，同时支持11位和29位ID，位速率可达1M，具有总线仲裁功能，扩展的接收缓冲器（64字节FIFO），增强的环境温度范围（-40-+125）。并行总线接口。MCP2510/5MicroChip支持CAN2.0AB，同时支持11位和29位ID，位速率可达1M，具有总线仲裁功能。2个接收缓冲区，3个发送缓冲区。高速SPI接口。,CAN总线驱动芯片,82C250CAN总线收发器，是CAN协议控制器和物理总线之间的接口，该器件对总线提供差动发送能力并对CAN控制器提供差动额接收能力，有很强的抗电磁干扰（EMI）的能力，至少可挂110个节点。TJA1050、1040替代82C250产品，电磁辐射更低，无待机模式,uCOS-II下的驱动程序,uCOS-II没有给驱动程序提供统一的标准接口任何在系统中对于硬件的管理都可以称为uCOS的驱动程序为了方便驱动程序的模块化划分，提高代码的可重用性，uCOS-II的驱动程序可以自定义标准,驱动程序抽象层,操作系统只和特定的驱动抽象层通讯，无论在抽象层下面对应的是什么类型的设备，对操作系统和用户的应用程序来说都是统一的接口。通过使用C语言的指针函数的方法，实现了驱动抽象层的软件设计。通过指向不同驱动子程序的函数指针，为同一操作系统挂载了多种驱动程序。,uCOS-II中CAN总线驱动程序结构,uCOS-II中CAN总线驱动程序剖析,在can.h中定义CAN总线驱动程序的结构can_driver_t通过全局数组can_driver挂载CAN总线驱动CAN总线的抽象层在can.c中实现驱动程序在mcp2510.c中实现系统的启动与驱动程序的加载过程,谢谢！,