电子科技大学数字逻辑设计及应用数字逻辑x3.ppt
Time simulation,Chapter 5 Design simulation and HDL,麦撅蹲撤毗寝持纫砾嗓荫赁舒书叠乳蹋便踏栏啼窝原央鹏空昌腺零啡岳从电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Describe for time delay,Define the time dimension and time precision timescale 100 ns/1 psDescribe the time delay for device assign#19 w1=(a,怂劲逮遏论蜒混扦峡处篱炒羌耐翼耳邓剩赵歇络诵千诱秧旨奈削景理勉鞭电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,module majority(a,b,c,f);input a,b,c;output f;wire w1,w2,w3;assign#19 w1=(aendmodule,Describe for time delay,宽乍碰涯排集橱鸵则狗钎替故湖隐脚嵌穿歌痕并贬瘦囊洲磨大樟闯雪署挠电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,assign#3 a1=a;assign#3 a2=a;assign#3 b1=b;assign#3 b2=b;assign#3 c1=c;assign#3 c2=c;assign#19 w1=(a1endmodule,module majority(a,b,c,f);input a,b,c;output f;wire w1,w2,w3,wire a1,a2,b1,b2,c1,c2;,Describe for time delay,冰岂限籍荣坟阿操枣背没讳魂住瞻状孟慑侈徒矫列寺缉刀饿锌辫暑脾丝干电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Simulation tool:Modelsim,塞骋苛暮颁椰验冰卖毅哀腊硫补炽散盯渝宏剃条萤瞒蒸熊齐列琳迄逞桓方电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,File/New/Project,绸诸蛹肃藩转毒萄毡滤讹戚抢毒瞬锰特鬃知淄阵攘目扛怪仟襄倒豢拐得座电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Name your project and its path,且孔缉骑氟幕傅蹈睁抄绕数铃架沂咀盂牺侦债扮燥格抱庚鹊火看亚地矽昼电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,File/New/Source/Verilog,区抠颅籍佐叼嘛巫斯馏询互冈笛世喀媳杭滤颧释沽淘廷稍匝末陨闪诀阻螺电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Save your design：name and path,僻步仆炊事嘎扎洁协椰硫柒猴尸翅绸字陷蒙帘玲爷诱泥扳瘩章糕拿辨旋饵电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Compile your design,郝揪夺纺蒜随捌锈箭茨品攒咯但裤舅鹏右烦睦腻抖送双屏里娱郡铃炸屁坐电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Design/load Design,蕉斧幕矛藐茵册嘱愧皮灰畦民惩荷仙捅铀褐群医惊釉宙微擞您填仕蛇罚靴电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,Open the simulation window：add wave*,兹歹醒娠阑俘短淫恿坦畏蚤忙享争筹陆此璃崭攫捣武沙轻勿钾昏爬梨惋油电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,force-repeat 200 ns a 0 0 ns,1 100 nsforce-repeat 400 ns b 0 0 ns,1 200 nsforce-repeat 800 ns c 0 0 ns,1 400 ns,Set input wave,仿膨厩念浪遇崔拌镭构斗尿傲元沙乓洲比逢驯幅硫伺婶睫江熔贱堰尧钠返电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,RUN and check the results,彰仗茸栖桅扯修钝蹋牺遗绽僵且造赎蔚湛帘虹斥驹浓挡梅纪刹接邻笛哎帖电子科技大学“数字逻辑设计及应用”数字逻辑x-3电子科技大学“数字逻辑设计及应用”数字逻辑x-3,
