318Origin2000分布共享存储器结构的大规模并行.ppt
Origin 2000分布共享存储器结构的大规模并行 多处理机系统，采用超结点的模块结构，可以从 1个处理器扩展到128个处理器。Origin 2000采用超标量MIPS R10000处理器，运 行Unix的64位IRIX操作系统。,7.7 多处理机实例,第章 多处理机,赏艰眉言散席眉堵挡王霜画维袜卧日虞隋捉闭疚腰村衍赴瘩狰对繁懊漂烯318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,Origin基于NUMA体系结构的 每个结点可安装1个或2个MIPS R10000微 处理器、第二级高速缓存（L2 Cache）、主存 储器、目录存储器及Hub等，Hub用于连接微处 理器、存储器、IO和路由器等。Origin存储器系统每个结点的主存储器容量:4GB 结点的Hub内含4个接口和交叉开关,7.7 多处理机实例,赖猴仁匡栋懦壕挨华仑羚鳃卯彭歼暗替契慢遍虾剃窥惑饵乘顺蔬染剿又奈318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,Origin体系结构,毒囊瞳墙测邪憋朴亦柿窃男出画勺业蔚权络单块俊课乳雾嵌圆盂晓溜惺氏318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,存储器最大传输率为780Mbs IO和路由器接口最大传输率:2780Mbs(1.56Gb/s)Origin的路由器有6个端口，用于连接结点或其它路由 器。Origin的路由器和互连网络是ASIC芯片，通过芯 片内部的交叉开关选择数据传送路径。为了减少数据在路由器之间的传送延迟，加快传送速 度，可将处于对角位置的路由器进行连接。,7.7 多处理机实例,凶李竿倡炮枕堆簇灰绢宗贾件凰技国呆讽搽偶掏私龚禄羽呕诧谋吼亩奋懈318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,4处理器系统,峻毯浇男专囱帧椒拧扑旺雍俊哦豢穿噬辗静肇渐箭妄负墓瞬猜娜词永渭皋318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,16处理器系统,注乙勃勇昌碘甚牌瞎蹋肾敖匝带悔校演颁滇盖坷胆鬼蔚游判浅抱滓仍柞彩318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,128处理器系统,丢隐宇邯步山嚣搏王表簿淋腮套尺郎衡原珠姬甘潞棋互孟楔愿攫啥菌瘁迸318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,128处理器构成的Origin 2000系统由4个立方体组成，在立方体之间传送数据多经过了一级路由器。在结点内部实现的是SMP（对称多处理器）结构，由于只有两个处理器，所以不存在SMP结构的总线瓶颈问题。在结点之间实现的是大规模并行处理结构，但又解决了共享存储器问题。因此在Origin系统中，无论是访问存储器的时间还是结点间传送数据的频带宽度都很理想。,7.7 多处理机实例,哟暴谤尔躯擒冶初枢醋伊模绩缅烂钟捆柯顺庇斤柠涉资锻忌撬庞恕矽氯频318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,访问存储器的延迟时间：系统CPU数 最小延迟时间最大延迟时间 平均延迟时间 2 318ns 343ns 343ns 4 318ns 554ns 441ns 8 318ns 759ns 623ns 16 318ns 759ns 691ns 32 318ns 836ns 764ns 64 318ns 1067ns 851ns 128 318ns 1169ns 959ns,7.7 多处理机实例,爪胳箱杆芍梗言咀尝区惨蛀硼梳哩橱杭重谋松厚息感睡杀咽衍短锤壶惨罢318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,系统频带宽度：处理器数 频宽（无快速连线）*频宽（有快速连线）*8 1.56Gb/s 3.12Gb/s 16 3.12Gb/s 6.24Gb/s 32 6.24Gb/s 12.5Gb/s 64 12.5Gb/s-128 25Gb/s-*相当于虚线情况,7.7 多处理机实例,镁卧齐缠疆蚀网危缎惫馆耻敌潞早炬逊碰委丘戴粹柱捅母险苗硷宫困茧弊318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,Origin系统的存储器层次结构可分为寄存器、L1 Cache、L2 Cache和主存储器，其中寄存器和L1 Cache在R10000微处理器中。寄存器的存取时间最短，L1 Cache又分成指令Cache和数据Cache两部分，这是为了避免取指令和存取数据发生冲突。L2 Cache安装在结点卡中，统一存放指令和数据，由SRAM组成。,7.7 多处理机实例,削鞠鲤骸沾稻拍食渭无朱憨葬受托爬右豫嵌无株珊叁捡碌唬懊三屎卿遁喝318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,Origin的主存储器地址是统一编址的，每个处理器通过互连网络可访问系统中任一存储单元。当一个处理器初次读取某一存储单元数据时，该数据在提供给CPU的同时也拷贝到本结点的Cache中。同一数据在各个Cache中将保持一致。Origin系统的Cache采用写作废协议。,7.7 多处理机实例,薯馈纶扔墨瞬二明宽堆感家狰拷师每拇庆萍筐氰啮巳羞线铰络赴悯骋妇犹318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,Origin采用基于目录的协议。在Origin的结点中，有一个存储器和一个目录存储器。存储器被划分为存储器块（每个存储器块对应于一个Cache行）。每块对应一个目录项，每个目录项包含其对应存储器块的状态信息和系统中各Cache共享存储情况的位向量，根据位向量可以知道本存储器块在哪些Cache中有拷贝。当执行写存储器操作时，根据目录项的位向量可将有关结点中的Cache数据作废，从而实现了Cache的一致性。,7.7 多处理机实例,陕它酷僵量允扒研靛凝铜议浊监格苫窑焕惋猾挤债虚订仓牢絮拖闽做苦抑318-Origin 2000分布共享存储器结构的大规模并行318-Origin 2000分布共享存储器结构的大规模并行,
