[工学]西安电子科技大学 电子信息系统综合实验讲义新.doc

电子信息系统综合实验实验指导教材 罗军辉 史林 编西 安 电 子 科 技 大 学电子工程学院电子工程系电子信息综合实验室 目 录第 一 章 电子系统雷达简介11.1雷达任务11.1.1雷达回波中的可用信息11.1.2雷达基本方程31.1.3雷达的基本组成41.1.4雷达发射波形41.2 中频滤波器51.2.1匹配滤波器基本概念51.2.2单个矩形中频脉冲的匹配滤波器61.2.3 准匹配滤波器71.3 脉冲积累对检测性能的改进81.3.1积累的效果101.3.2积累脉冲数的确定12第二章 基于DDS技术的AD9854132.1 DDS的基本原理132.2 AD9854142.2.1 AD9854概述142.2.2 AD9854工作模式的描述：14第三章 数字中频正交采样303.1 传统的数字正交采样方法313.2 基于带通采样定理并使用Bessel内插法的数字中频正交采样方法323.2.1基本原理333.2.2 FPGA实现方案35第四章 数字信号处理基本理论354.1 离散傅立叶变换354.1.1离散傅立叶变换的基本原理354.1.2快速傅立叶变换的基本原理374.1.3快速傅立叶变换在数字信号处理器（DSP）中的应用394.2 FIR滤波器设计424.2.1数字滤波器的基本知识424.2.2 FIR滤波器的结构和特点434.2.3 FIR滤波器的设计步骤44第五章 QUARTUS II6.0使用简介475.1原理图和图表模块编辑475.2文本编辑78第六章 ADSP与VisualDSP+4.5简介796.1 ADI公司DSP系列简介796.2 SHARC系列DSP的结构与功能806.2.1SHARC系列DSP简介806.2.2SHARC系列DSP的运算单元826.2.3程序控制器846.2.4寄存器856.2.5存储器组织876.2.6片内集成的外围设备简介906.2.7多处理器接口936.3集成开发环境VisualDSP+936.4.1Visual DSP+开发工具及其特点936.3.2DSP程序开发方法956.3.3集成开发和调试环境IDDE966.4Debugger工具1006.4.1设置调试会话1006.4.2程序执行操作1016.4.3程序性能分析操作1026.4.4设置观察点1046.4.5模拟硬件环境1056.4.6寄存器窗口操作1066.4.7存储器窗口操作1076.4.8其它窗口操作109第七章 DSP语法与程序设计1097.1 指令系统简介1097.1.1寻址方式1107.1.2SHARC系列的指令系统1117.1.3计算类操作1167.1.4SHARC系列汇编语言编程举例1237.2 DSP程序设计1267.2.1汇编语言程序设计1277.2.2SHARC系列DSP的C程序设计1317.2.3链接描述文件142第八章 电子信息综合实验系统简介1508.1 信号产生系统简介1508.1.1各功能模块说明1528.2信号处理板简介1578.2.1表层实物图1598.2.2结构功能图1598.2.3各部分详细说明160第九章 实验内容1629.1 实验 VisualDSP+和FPGA使用入门1629.1.1 练习一：VisualDSP+4.5使用16292 实验二：基于FPGA的噪声信号产生1699.2.1 实验目的1699.2.2 实验内容1699.3 实验三基于DDS的数字波形产生181试验内容二：产生线性调频信号187实验内容三：产生二相码信号1939.4实验四-数字中频处理2029.5实验四-数字信号处理2159.5.1练习一：TS系列DSP链路口通信编程2299.5.2练习二：TS系列DSP编程练习与加载2369.5.3练习三：数字匹配滤波器设计2399.5.4练习四：快速FFT变换2399.6实验五-电子信息系统电磁环境仿真2399.7实验六电子信息系统综合实验242参考文献245247第 一 章 电子系统雷达简介1.1 雷达任务1.1.1 雷达回波中的可用信息雷达是利用目标对电磁波的反射（或称为二次散射）现象来发现目标并测定其位置的。当雷达探测到目标后，就要从目标回波中提取有关信息：对目标的距离和空间角度定位，由其距离和角度随时间变化的规律中得到目标位置的变化率，并由此建立对目标的跟踪；雷达的测量如果在一维或多维上有足够的分辨力，则还可得到目标尺寸和形状的信息。在雷达应用中，测定目标坐标常采用极（球）坐标系统，如图1.1所示。图中，空间任一目标P所在位置可用下列三个坐标确定：（1） 目标的斜距R雷达到目标的直线距离OP；（2） 方位角目标斜距R在水平面上的投影OB与某一方向（正北、正南或其它参考方向）在水平面上的夹角。 （3） 仰角斜距R与它在水平面上的投影OB在铅垂面上的夹角，有时也称为倾角或高低角。 图1.1 用极（球）坐标系统表示目标位置1. 目标斜距的测量雷达工作时，发射机经天线向空间发射一串重复周期一定的高频脉冲，如果在电磁波的传播途径上有目标存在，则雷达就可以接收到由目标反射回来的回波。由于回波信号往返于雷达与目标之间，因此，它将滞后于发射脉冲一个时间，如图1.2所示。我们知道电磁波传播的能量是以光速传播的，设目标的距离为 R，则传播的距离等于光速乘上时间间隔， 即 或 图1.2 雷达测距式中R为目标到雷达站的单程距离，单位为 m；为电磁波往返于目标与雷达之间的时间间隔，单位为s；c为光速，c=3×m/s。2. 目标角位置的测量目标角位置指方位角或仰角，在雷达技术中测量这两个角位置基本上都是利用天线的方向性来实现。雷达天线将电磁能量汇集在窄波束内，当天线波束轴对准目标时，回波信号最强，如图1.3实线所示。当目标偏离天线波束轴时回波信号减弱，如图上虚线所示。根据接收回波最强时的天线波束指向，就可确定目标的方向，这就是角坐标测量的基本原理。天线波束指向实际上也是辐射波的波前方向。图1.3 角坐标测量3. 相对速度的测量有些雷达不仅需要确定目标的位置，还需测定运动目标的相对速度，例如测量飞机或导弹飞行时的速度。当目标与雷达站之间存在相对速度时，则接收到回波信号的载频相对于发射信号的载频将产生一个频移，该频移量在物理学上称为多普勒频移，其数值为 式中，为多普勒频移，单位为 Hz；为雷达与目标之间的径向速度，单位为 m/s；为载波波长，单位为m。当目标向着雷达站运动时，回波载频提高；反之，回波载频降低。雷达只要能够测量出回波信号的多普勒频移，就可以确定目标与雷达站之间的相对速度。雷达基本方程下面我们将根据雷达的基本工作原理来推导自由空间的雷达方程：设雷达发射机功率为，当用各向均匀辐射的天线发射时，距雷达远处任一点的功率密度等于功率被假想的球面积所除，即：实际雷达总是使用定向天线将发射机功率集中辐射于某些方向上，天线增益G 用来表示相对于各向同性天线，实际天线在辐射方向上功率增加的倍数。因此当发射天线增益为G时，距雷达R处目标所照射到的功率密度为： 目标截获了一部分照射功率并将它们重新辐射于不同的方向。用雷达截面积来表示被目标截获入射功率后再次辐射回雷达处功率的大小，或用下式表示在雷达处的回波信号功率密度： =·截面积的量纲是面积。的大小随具体目标而异，它可以表示目标被雷达“看见”的尺寸。雷达接收天线只收集了回波功率的一部分，设天线的有效接收面积为，则雷达收到的回波功率为 =当接收到的回波功率等于最小可检测信号时，雷达达到其最大作用距离，超过这个距离后，就不能有效地检测到目标，则有： 上述基本雷达方程可以正确地反映雷达各参数对其检测能力影响的程度，但并不能充分反映实际雷达的性能。这是因为许多影响作用距离的环境和实际因素在方程中没有被包括，有关该方面的知识可参考【1】。1.1.3雷达的基本组成下面以典型单基地脉冲雷达为例说明雷达的基本组成及其作用。单基地脉冲雷达组成部分如图1.4所示，它主要由天线、发射机、接收机、信号处理机和终端设备等。雷达发射机产生辐射所需强度的脉冲功率，其波形是脉冲宽度为而重复周期为的高频脉冲串。发射机现有两种类型：一种是直接振荡式（如磁控管振荡器），它在脉冲调制器控制下产生的高频脉冲功率被直接馈送到天线；另一种是功率放大式（主振放大式），它是由高稳定度的频率源 （频率综合器）作为频率基准，在低功率电平上形成所需波形的高频脉冲串作为激励信号，在发射机中予以放大并驱动末级功放而获得大的脉冲功率来馈给天线。功率放大式发射机的优点是频率稳定度高且每次辐射是相参的，这便于对回波信号作相参处理，同时也可以产生各种所需的复杂脉压波形。图1.4 脉冲雷达基本组成框图1.1. 4雷达发射波形 在此简介几种常用雷达发射波形的原理（单频，线性调频，二项码等）1.2 中频滤波器1.2.1匹配滤波器基本概念匹配滤波器是在白噪声背景中检测信号的最佳线性滤波器，其输出信噪比在某个时刻可以达到最大。如果已知输入信号，其频谱为，则可以证明匹配滤波器在频率域的特性为 （1.2.1）式中，为频谱的共轭值；k为滤波器的增益常数；是滤波器实际上能够实现所必须的延迟时间，在时刻将有信号的最大输出。同样可以证明：匹配滤波器在时间域的函数，即其脉冲响应为 = （1.2.2）式中，为输入信号的镜像，它与输入信号的波形相同，但从时间开始反转过来。在对匹配滤波器作理论研究时，延时和增益常数k可以不予考虑，因此匹配滤波器的上述方程式特性可以简化为 = （1.2.3） = （1.2.4）从式（1.2.3）和（1.2.4）可以看出：匹配滤波器的传输函数是输入信号频谱的复共轭值，匹配滤波器的脉冲响应是输入信号的镜像函数。还可以进一步证明，匹配滤波器在输出端给出的最大瞬时信噪比为 = （1.2.5）式中，是输入噪声的谱密度，它是匹配滤波器输入端单位频带内的噪声功率；E是输入信号能量： E= （1.2.6）1.2.2单个矩形中频脉冲的匹配滤波器多数常规雷达采用简单矩形脉冲调制，有必要对矩形包络的单个中频脉冲的匹配滤波器进行研究。设矩形脉冲的幅度为A，宽度为，信号波形的表达式为 = （1.2.7）其图形表示见图1.6（a），用傅里叶变换可求得信号频谱见图1.6（b）为 = （1.2.8）因而由（1.2.3）式可得匹配滤波器的传输函数见图1.6（c）为 = （1.2.9） 图1.6 单个矩形中频脉冲及其匹配滤波器特性由（1.2.5）式可得匹配滤波器输出的最大信噪比为= （1.2.10） 理想匹配滤波器的特性一般比较难以实现，例如对于单个矩形中频脉冲来说，图1.6（c）所示的频率特性就不易实现。因此需要考虑它的近似实现，即采用准匹配滤波器。1.2.3 准匹配滤波器准匹配滤波器是指实际上容易实现的几种典型频率特性，例如对于图1.6（c）所示的频率特性，通常可以用矩形、高斯形或其它形状的频率特性来作近似。适当选择改频率特性的通频带，可获得准匹配条件下的“最大信噪比”。雷达中频放大器的级数较多，其合成频率特性有时可近似为矩形。下面讨论采用矩形近似的准匹配滤波器输出“最大信噪比”与图1.6（c）所示的匹配滤波器输出得最大信噪比相比教，二者之间的差别。设矩形特性滤波器的角频率带宽为W，传输函数为 （1.2.11）其频率特性见图1.7中的实线所示。准匹配滤波器输出的最大信噪比与理想匹配滤波器输出的最大信噪比之值定义为失配损失，经过计算得= （1.2.12）图1.7 矩形特性近似的准匹配滤波器图 1.8 失配损失与时宽带宽积关系根据上式画出对的函数曲线见图1.8。由图可以看出：当1.37时，失配损失达到最大值0.82。这就是说，采用带宽为B的矩形特性滤波器时，这种准匹配滤波器相对于理想匹配滤波器来说，其输出信噪比损失仅约0.85dB，显然这损失不大。由图还可看出，按1.37来选择最佳带宽并不是很临界的，带宽稍微偏离最佳值并不会显著增大损失。用同样方法可以求出滤波器频率特性用高斯形等的结果，如表11所示。 表11 各种准匹配滤波器脉冲信号形状准匹配滤波器的通带特性最佳带宽脉冲积B失配损失（dB）矩形矩形高斯形高斯形矩形矩形矩形矩形高斯形矩形高斯形单调谐两级参差调谐五级参差调谐1.370.720.720.440.400.610.670.850.490.4900.880.560.50带宽B是三分贝带宽。1.3 脉冲积累对检测性能的改进典型的雷达接收机和信号处理框图如图1.9所示，一般把检波器以前（中频放大器输出）的部分视为线性的，中频滤波器的特性近似匹配滤波器，从而使中放输出端信号噪声比达到最大。图1.9 接收信号处理框图接收机的噪声系数定义为 =式中 N为接收机输出的噪声功率； 为接收机的功率增益，=； 为标准室温，一般取290K。理想接收机的输入噪声功率为=k 故噪声系数亦可以写成=将上式整理后得到输入信号功率的表示式为=k可确定检测目标所需要的最小输出信噪比，也称为检测因子，即 =实际工作的雷达，都是在多个脉冲观测的基础上进行测试的。对N个脉冲观测的结果就是一个积累的过程，积累可简单地理解为N 个脉冲叠加起来地作用。早期雷达地积累方法是依靠显示器荧光屏余晖结合操纵员的眼和脑的积累作用而完成，而在自动门限检测时，则要用到专门的电子设备来完成脉冲积累，然后对积累的信号进行检测判决。 多个脉冲积累后可以有效地提高信噪比，从而改善雷达的检测能力。积累可以在包络检波前完成，称为检波前积累或中频积累。信号在中频积累时要求信号间有严格地相位关系，即信号是相参的，所以又称为相参积累。此外，积累也可以在包络检波器以后完成，称之为检波后积累或视频积累。由于信号在包络检波后失去了相位信息而只保留下幅度信息，所以检波后积累就不需要信号间有严格的相位关系，因此又称为非相参积累。 将M个等幅相参中频脉冲信号进行相参积累，可以使信噪比（S/N）提高M倍（M为积累脉冲数）。这是因为相邻周期的中频回波信号按严格的相位关系同相相加，因此积累相加的结果信号电压可提高M倍，相应的功率提高M2倍，而噪声是随机的，相邻Tr的噪声满足统计独立条件，积累的效果是平均功率相加而使总噪声功率提高M倍，这就是说相参积累的结果可以使输出信噪比（功率）改善达M倍。因为零中频信号保存了中频信号的全部振幅和相位信息，所以相参积累可以在零中频上用数字技术实现。脉冲多普勒雷达的信号处理是实现相参积累的一个很好实例。 M个等幅脉冲在包络检波后进行理想积累时，信噪比的改善达不到M倍。这是因为包络检波的非线性作用，信号加噪声通过检波器时，还将增加信号与噪声的相互作用，从而影响输出。非相参积累后信噪比（功率）的改善在M和之间。当积累数M值很大时，信噪功率比的改善趋近于。虽然视频积累的效果不如相参积累，但在许多场合还是采用它。其理由是：非相参积累的工程实现比较简单；对雷达的收发系统没有严格的相参性要求；对大多数运动目标来讲，其回波的起伏将明显破坏相邻回波的相位相参性。因此，即使在雷达收发系统相参性很好的条件下，起伏回波也难以获得理想的相参积累。事实上，对快起伏的目标回波来讲，视频积累还将获得更好的检测效果。1.3.1积累的效果 脉冲积累的效果可以用检测因子的改变来表示。对于理想的相参积累，M个等幅脉冲积累后对检测因子的影响是： （1.3.1） 式中D0（M）表示M个脉冲相参积累后的检测因子。由于这种积累式信噪比提高M倍，所以在门限检测前达到相同信噪比时，检波器输入端所要求的单个脉冲信噪比D0（M）将比不积累时的D0（1）减小M倍。 对于非相参积累（视频积累）的效果分析比较困难。要计算M个视频脉冲积累后的检测能力，首先要求出M个信号加噪声以及M个噪声脉冲经过包络检波并相加后的概率密度函数（r）和（r），这两个函数和检波器的特性及回波信号特性有关，知道了（r）和（r）后就可以按照同样的方法求出检测概率和虚警概率。 = （13.2） = （1.3.3） 将计算所得结果绘制成使用方便的曲线族如图1.10和图1.11所示。曲线的横轴表示非相参积累的脉冲数，纵轴是积累后的检测因子（），图中曲线表示检测因子随脉冲积累数M变化的规律，曲线族的参变量是不同的虚警概率。检测概率不同时的曲线分别示于图1.10和图1.11，这二组曲线均是用线性检波器，是对不起伏目标而言的。图1.10 线性检波非起伏目标检测因子（所需信躁比）与非相参脉冲积累数的关系Pd=0.5M个脉冲非相参积累后的检测因子用表示，由于此时积累效果较相参积累时差，因此较1.3.1式中的值大，可以用积累效率来表征其积累性能。 = （1.3.4）将积累后的检测因子代入雷达方程式，即可求得脉冲积累条件下的作用距离估算。 = （1.3.5）此处D0D0（M），根据采用相参或非相参积累，可以计算或查曲线得到。有些雷达积累许多脉冲时组合使用相参和非相参脉冲积累，因为接收脉冲的相位稳定性只足够做M个脉冲的相参积累，而天线波束在目标的驻留时间内共收到N个脉冲(MN)。如果在相参积累后接非相参积累，则检测因子为 = （1.3.6 ）图1.11 线性检波非起伏目标检测因子（所需信躁比）与非相参脉冲积累数的关系Pd=0.9 上式中表示N/M个脉冲非相参积累后的检测因子，可查曲线得到。除以M表示相参积累个脉冲的增益，用代入雷达方程就可估算此时的。1.3.2积累脉冲数的确定 当雷达天线扫描时，可积累的脉冲数（收到的回波脉冲数）取决于天线波束的扫描速度以及扫描平面上天线波束的宽度。可以用下面的公式计算方位扫描雷达半功率波束宽度内接收到的脉冲数N。 N= (1.3.7)上式中： 为半功率天线方位波束宽度（º）； 为天线方位扫描速度（º）/s； 为天线方位扫描速度r/s； 雷达的脉冲重复频率Hz； 目标仰角（º）。 （1.3.7）式是基于球面几何的特性推得，它适用于“有效”方位波束宽度 小于90º的范围，且波束最大值方向的倾斜角大体上等于。当雷达天线波束在方位和仰角二维方向扫描时，也可以推导出相应的公式来计算接收到的脉冲数N。 某些现代雷达，波束用电扫描的方法而不用天线机械运动。电扫天线常用步进扫描方向式，此时天线波束指向某特定方向并在此方向上发射预置的脉冲数，然后波束指向新的方向进行辐射。用这种方法扫描时，接收到的脉冲数有预置的脉冲数决定而与步束宽度无关，且接收到的脉冲回波是等幅的（步考虑目标起伏时）。第二章 基于DDS技术的AD9854频率合成的理论约于20世纪30年代形成，技术的发展经历了直接频率合成技术、锁相频率合成技术、直接数字频率合成技术三代。直接数字式频率合成（DDS）技术从相位的概念出发进行频率合成，采用了数字采样存储技术，具有精确的相位、频率分辨率，快速的转换时间等突出的优点，是频率合成技术发展的新一代。DDS作为新一代数字频率合成技术，发展迅速，并显示了很大的优越性，已经在军事和民用领域得到了广泛的应用，例如在雷达捷变频雷达、有源相控阵雷达、低截获概率雷达；通信跳频通信、扩频通信；电子对抗干扰与反干扰；仪器和仪表各种合成信号源；任意波形发生器；冲击和振动；医学应用等方面。2.1 DDS的基本原理DDS的基本原理框图如图2.1所示。它主要由标准参考频率源、相位累加器、波形存储器、数模转换器等组成。其中，参考频率源是一个高稳定的晶体振荡器，其输出信号用于DDS中各部件同步工作。当频率合成器正常工作时，在标准频率参考源的控制下(频率控制字FSW决定了相应的相位增量)，相位累加器则不断地对该相位增量进行线性累加，当相位累加器积满量时就会产生一次溢出，从而完成一个周期性的动作，这个动作周期即是DDS合成信号的一个频率周期。正弦查表把存储在相位累加器中的抽样值转化成正弦波幅度的数字量函数。D/A变换把数字量变成模拟量，低通滤波器进一步平滑并滤掉带外杂散，得到所需的波形。 图2.1 DDS用于合成正弦波原理图设DDS的输出频率为，参考时钟，相位累加器长度N以及频率控制字为FSW。从以上的叙述中可得： （2.1）DDS的频率分辨率为： (2.2)由于DDS输出的最大频率受奈奎斯特抽样定理限制，所以： (2.3)2.2 AD98542.2.1 AD9854概述AD9854数字合成器是一个高度集成的器件，它使用先进的DDS技术，并有两个内部高速的，高性能的正交D/A转换器去形成一个数字可编程的I和Q路合成器功能。当AD9854作为一个精确的时钟源时，它能产生高稳定度，频率相位幅度均可编程的正弦和余弦输出；它能被用作一个灵活的L.O.，在通信，雷达和许多别的应用中。AD9854的创新的高速DDS核提供了48位的频率分辨率（当SYSCLK为300MHz时有1微赫的调节分辨率），相位截断到17位保证了良好的SFDR。AD9854的电路结构允许产生频率达到150MHZ的同时正交输出的信号，它能在高达100兆新频率每秒的情况下被数字的调节。为了灵活的时钟产生器的应用，经过外部滤波的正弦波输出能通过内部比较器被转换成方波。器件提供了两个14位的相位寄存器和一个单引脚的BPSK操作。为了更高阶的PSK操作，用户可能使用I/O接口去得到相位改变。12位的I和Q路DAC转换器，伴随着革新的DDS结构，提供了优良的宽带和窄带输出SFDR。如果正交功能不能实现的话，Q-DAC也能被配置成用户可编程控制的DAC。当12位的控制DAC被配置成比较器时，它方便了在高速时钟产生器应用中的静态时钟周期的控制。两个12位的数字倍增器允许可编程的幅度调制，成型开关键控，和精确的正交输出的幅度控制。线性调频功能也包括方便宽带频率扫描的应用。AD9854的可编程的4x20x的REFCLK倍增器电路在内部从一个低频的外部参考时钟产生300MHz的系统时钟。这节省了用户的花费和减小了实现一个300MHz的系统时钟源的难度。直接的300MHz的时钟在单端或差分输入上也是允许的。它还支持传统的单脚的FSK和增强光谱特性的斜升FSK。AD9854使用先进的0.35µm的CMOS技术，仅用3.3v的电源供应来提供它的高水平的功能。2.2.2 AD9854工作模式的描述：AD9854有五种可编程的工作模式。选择一种模式需要控制寄存器（并行地址1FH）中的3位如表所示被编程。在每一种模式中，可能有一定的功能不允许实现。表列出了一些重要的功能和每一种模式的可用性。1单音调：（模式000）当主复位发生后，这是一种默认的模式。用来产生输出频率的相位累加器是由一个默认为0的48位值的频率字1寄存器来提供的。主复位后，器件得到一个默认为0赫兹，0相位的输出信号。图9说明了从默认情况（0Hz）到一个用户定义输出频率（F1）的转变情况。对于所有AD公司的DDS，频率调节字的值都是由下面方程确定的： FTW=(期望的输出频率*)/SYSCLK这里N是相位累加器的精度（此例中为48位），频率单位为Hz。FTW频率调节字，为一个十进制数。当计算一个十进制数时，先把它取成整数，然后把它转换成二进制格式一系列的二进制权值1或0。基本的正弦波DAC输出频率范围是从直流到SYSCLK.频率的变化是相位连续的，这意味着新频率的第一个采样相位值将及时地以原先频率的最后一个采样相位值为基准。单音模式允许用户去控制下列信号的特性： 48位精确度的输出频率 12位精确度的输出幅度固定的，用户定义的幅度控制可变的，可编程的幅度控制 14位精确度的相位输出2.非斜升的FSK：（模式001）当选择这种模式时,引脚29为逻辑低电平时选F1（频率调节字1，并行地址4H9H）和为逻辑高时选F2（频率调节字2，并行地址AHFH）。频率的变化是相位连续的并且与FSK数据引脚（29）是内在一致的。如图10，非斜升的FSK模式是传统的FSK。3.斜升FSK：（模式010）由F1到F2不是瞬时的FSK的一种方法，然而在频率扫描或“斜升”模式下是可实现的。“斜升”概念暗示扫描是线性的。频率的斜升，不论是线性还是非线性的，都必须输出除了初始频率F1和F2之外的许多中间的频率。图11描述了一种线性斜升FSK信号的频率时间特性图。注意：在斜升FSK模式中，频率（DFW）是需要作为一个正的二进制补码值被编程的。另外一种要求是斜升FSK需要把最低的频率装进F1寄存器，把最高的频率装进F2寄存器。必须编程几个寄存器去构成DDS,注意中间频率步长（48位）的精度和在每一步（20位）上所化的时间。更进一步，控制寄存器中的CLR ACC1位应当被触发（低高低）优先于操作是为了保证频率累加器从“全零”输出开始。并行寄存器地址1AH1CH组成20位“斜升时钟”寄存器。这是一个递减计数器，当计数到零时输出一个单脉冲。任何时候FSK输入引脚上的逻辑电平变化时就激活计数器。计数器工作在系统时钟速率，最大为300MHz。每一个输出脉冲的时间周期如下： （N1）*(SYSTEM CLOCK PERIOD)这里N是20位由用户编程的斜升时钟值。N的允许范围是从1到（21）。计数器的输出如图13所示，对48位的频率累加器进行计数。斜升时钟决定了花在F1和F2之间的中间频率上的时间。当得到目的频率时计数器自动停止。在F1和F2上的停留时间是由FSK输入引脚29在目的频率达到后保持高或低的持续时间决定的。并行寄存器地址10H15H组成48位，二进制补码的“频率字”寄存器。每当它从斜升计数器收到一个时钟脉冲时48位字就进行累加（加到累加器的输出上）,然后从F1或F2频率上加上或减去累加器的输出，这被反馈到48位相位累加器的输入，形成正弦或余弦波输出的数字步长。在这种方式里，输出频率上升或下降是根据引脚29的逻辑状态来决定的。它发生的速率是20位斜升时钟的函数。一旦达到目的频率，就停止斜升时钟，这将使频率累加器停止。图15说明了过早的触发可能造成斜升立即反转，并且以相同的速率和精度进行且回到初始频率。控制寄存器包含在并行寄存器地址1FH中的三角位。在斜升FSK模式下，当三角位被置高时，将在F1和F2之间进行自动扫描。引脚29的逻辑状态就不起作用。如图16所示，三角位的上升沿来到时，根据引脚29的逻辑电平决定是从F1还是F2开始。如果FSK数据位为高而不是低时，为F2，否则则为F1，被选作为起始频率。在斜升FSK模式中的两个附加的控制位允许更多的选择。CLR ACC1寄存器地址1FH，如果置为高，将把48位的频率累加器（ACC1）输出清零。在一个系统时钟周期里用一个可重触发的单一的脉冲来实现。如果CLR ACC1位被置为高，一个单一的脉冲将在每一个更新时钟的上升沿时产生。其结果是中断现在的斜率，重置频率回到起点F1或F2，然后以原先的速率继续上升或下降。即使在静态F1或F2目的频率已经达到的情况下，这也将发生。CLR ACC2控制位（寄存器地址1FH）用来清除频率累加器（ACC1）和相位累加器（ACC2）。当此位被置高时，相位累加器的输出将从DDS上得到0赫兹的输出。只要这位被置高，频率和相位累加器将被清零，导致0Hz的输出。为了回到原先的DDS工作状态下，CLR ACC2必须被置为逻辑低电平。4.线性调频脉冲：（模式011）图18说明了FM线性调频组成的方框图。斜升FSK函数与线性调频函数的主要区别是FSK被限制工作在F1和F2之间，而线性调频操作则无F2限制频率。基本FM线性调频脉冲编程的步骤：1. 把一个起始频率编程进频率调节字1（并行寄存器地址4H9H），以后称它为FTW1。2. 把频率步长分辨率编程进48位二进制的频率字中（并行寄存器地址10H15H）。3. 把变化率编程进20位斜率时钟中（并行寄存器地址1AH1CH）4. 编程完成后，引脚20上的I/O更新脉冲将从事编程命令。 二进制补码频率字的需要是为了定义FM线性调频移动的方向。如果48位频率字为负，那么频率增量将从FTW1向负方向变化；如果48位频率字为正，那么频率增量将向正方向变化。在FM线性调频模式中两个控制位是有用的，它们允许回到起始频率FTW1或回到0Hz。首先，当CLR ACC1（寄存器地址1FH）位置高时，48位频率累加器（ACC1）输出清零并且产生一个可重触发的持续一个系统时钟的单一的脉冲。48位的频率字输出到累加器是不受CLR ACC1位影响的。如果CLR ACC1位保持高电平，一个单一的脉冲将在每一个I/O更新时钟的上升沿被传递到频率累加器（ACC1）。其作用是中断现行的线性调频，重置频率到FTW1，并且以原先的编程速率和方向继续线性调频。图19说明了在线性调频模式中频率累加器输出的清零情况。其次，CLR ACC2控制位可用来清除频率累加器（ACC1）和相位累加器（ACC2）。当把它置为高时，相位累加器的输出将从DDS上输出0Hz的频率。只要这位置为高，频率和相位累加器都将清零，导致0Hz的输出。为了回到原先的DDS操作，CLR ACC2必须被置为逻辑低电平。这一位在产生脉冲FM中是有用的。图20说明了在DDS输出频率中CLR ACC2的作用。注意当CLR ACC2位为高时，重新编程寄存器允许载入一个新的FTW1频率和斜率。线性调频模式中另外一种可用的功能是HOLD引脚，引脚29。这一功能将停止时钟信号输入到斜率计数器，因此停止任何进一步的计时脉冲输入到频率累加器ACC1。其作用是在HOLD变成高电平之前停止在存在频率下的线性调频。当HOLD引脚回到低电平，时钟继续工作并且线性调频也继续。在保持的情况下，用户可以改变编程寄存器；然而，斜率计数器必须在原先的速率下继续工作，直到在新的斜率数被装载之前计为零为止。图21说明了DDS输出频率的这种保持功能。5.BPSK（模式100）：二进制的，双相或双极性的相移键控是一种在两个预编程的14位输出相位补偿之间快速选择的方式，它们将同等地影响AD9854的I和Q路输出。引脚29 的逻辑状态，BPSK引脚，控制相位调节寄存器数字1或2的选择。当它为低时，引脚29选择相位寄存器1；当它为高时，选择相位调节寄存器2。图22说明了输出负载的4个周期的相位变化。基本的BPSK编程步骤：1. 把一个负载频率编程进频率调节字1中；2. 把合适的14位相位字编程进相位调节寄存器1和2中；3. 连结BPSK数据源到引脚29，4. 准备就绪后，激活I/O更新时钟。2.2.3使用AD9854：管脚功能描述：引脚号引脚名功能18D7D0八位的 双向并行可编程数据输入端口，仅在并行可编程模式下使用9，10，23，24，25，73，74，79，80DVDD与数字电路的电源电压相连，标称值比AGND和DGND高3.3V11，12，26，27，28，72，75，76，77，78DGND与数字电路的地相连，与AGND有相同的电势13，35，57，58，63NC没有内部连接1419A5A