《设计一个四位可逆二进制计数器》的实验报告.doc

实验七 设计一个四位可逆二进制计数器一、实验目的掌握中规模集成计数器的使用方法及功能测试方法。二、实验内容及要求用D触发器设计一个异步四位二进制可逆计数器。三、设计过程（1）根据题意列出加计数状态表和驱动表，如下表所示。序号现态次态驱动信号Qn3Qn2Qn1Qn0Qn+13Q n+12Q n+11Q n+10D3CP3D2CP2D1CP1D0CP0100000001×0×0×011200010010×0×01101300100011×0×0×011400110100×0110101501000101×0×0×011601010110×0×01101701100111×0×0×01180111100011010101910001001×0×0×0111010011010×0×011011110101011×0×0×0111210111100×01101011311001101×0×0×0111411011110×0×011011511101111×0×0×011161111000001010101（2）用卡诺图化简，如下图所示。求得各位触器的驱动信号的表达式Q1 Q0Q3 Q20001111000××××01××1×11××0×10××××Q1 Q0Q3 Q20001111000××1×01××0×11××0×10××1×Q1 Q0Q3 Q20001111000×10×01×10×11×10×10×10×Q1 Q0Q3 Q200011110001001011001111001101001（2）用卡诺图化简，如下图所示。求得各位触器的时钟方程的表达式Q1 Q0Q3 Q20001111000××××01××1×11××0×10××××Q1 Q0Q3 Q20001111000××1×01××0×11××0×10××1×Q1 Q0Q3 Q20001111000×10×01×10×11×10×10×10×（3）根据题意列出减计数状态表和驱动表，如下表所示。序号现态次态驱动信号Qn3Qn2Qn1Qn0Qn+13Q n+12Q n+11Q n+10D3CP3D2CP2D1CP1D0CP010000111111111111200011110×0×0×001300101101×0×00111400111100×0×0×001501001011×0011111601011010×0×0×001701101001×0×0×111801111000×0×0×001910000111011111111010010110×0×0×0011110100101×0×001111210110100×0×0×0011311000011×00111111411010010×0×0×0011511100001×0×001111611110000×0×0×001（2）用卡诺图化简，如下图所示。求得各位触器的驱动信号的表达式Q1 Q0Q3 Q200011110001×××01××××11××××100×××Q1 Q0Q3 Q20001111000××××01××××11××××10××××Q1 Q0Q3 Q20001111000××××01××××11××××10××××Q1 Q0Q3 Q200011110001001011001111001101001（2）用卡诺图化简，如下图所示。求得各位触器的时钟方程的表达式Q1 Q0Q3 Q20001111000××××01××1×11××0×10××××Q1 Q0Q3 Q20001111000××1×01××0×11××0×10××1×Q1 Q0Q3 Q20001111000×10×01×10×11×10×10×10×由上分析可知：加减计数只在于时钟CP的不同，若要使一个电路能够可逆计数，增设一控制开关，就可实现。设K1时为加计数，设K0时为减计数， 加法：CPn 减法：CPn 则有：CPn (或如 K=0时为加法： CPn K=1时为 减法： CPn 则有：CPn=） 四、可逆计数器逻辑图如下：四、实验用仪器、仪表 数字电路实验箱、万用表、74LS74、CC4030五、实验步骤六、实验数据K=0K=1CPQ3Q2Q1Q0Q3Q2Q1Q00000000001000111112001011103001111014010011005010110116011010107011110018100010009100101111010100110111011010112110001001311010011141110001015111100011600000000