EDA课程设计说明书六十秒闹钟(定时器).doc

燕山大学课程设计（论文）任务书院（系）：电气工程学院 基层教学单位：电子实验中心 学 号学生姓名专业（班级）设计题目闹钟设计技术参数设计简易的一分钟闹钟可手动输入定时时间（059s），如30s两个静态数码管上跟踪显示时间的变化：如30，29，28到了指定时间蜂鸣器发出5s的提示音设计要求采用2个静态数码管显示时间用蜂鸣器发出提示音，到了指定时间蜂鸣器发出5s的提示音，采用拨码开关定时工作量学会使用Max+PlusII软件和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。工作计划1. 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；2. 学习使用实验箱，继续电路设计；3. 完成电路设计；4. 编程下载、连接电路、调试和验收；5.答辩并书写任务书。参考资料数字电子技术基础.阎石主编.高等教育出版社.EDA课程设计指导书. 指导教师签字基层教学单位主任签字2011年 3月 17 日 目 录第1章 设计说明3 1.1 设计要求3 1.2 模块介绍3第2章 设计思路4 第3章 原理图5 3.1 真值表5 3.2 模块设计6 3.2.1 定时时间个位模块原理图6 3.2.2 定时时间十位模块原理图 6 3.2.3 复蜂鸣器控制端模块原理图7 3.2.4 总的原理图及仿真图 8第4章 管角锁定及硬件来连线9第5章 实验总结10参考文献 11设计题目：闹钟第1章 设计说明1.1 设计要求1.设计简易的一分钟闹钟2.采用2个静态数码管显示时间，静态数码管上跟踪显示时间变化：如 30，29，283.用蜂鸣器发出提示音，到了指定时间蜂鸣器发出5s的提示音4.采用拨码开关定时，即手动输入时间（059a），如30s1.2 模块介绍1. 模块一：定时时间个位模块用1片74168芯片构成的具有置数保持功能的十进制减法计数器，原理是个位和十位计数器输出经过与门，再经反相器后送回状态控制端ENTN,使芯片工作在保持状态，同时，向高位输出借位信号，激活高位的计数器。2. 模块二：定时时间十位模块用一片74168芯片构成的指数报出功能的六进制减法计数器，原理和个位模块相同，向高位输出借位时激活蜂鸣器控制端模块。3. 模块三：蜂鸣器控制端模块用一片74160芯片构成的置零功能的五进制加法计数器，原理是将个位和十位计数器输出经过与门，再经反相器后送到控制端LDN，使芯片工作在置零状态，通过进位输出控制蜂鸣器是否工作。第2章 设计思路设计思路1. 用两片74168十进制计数器分别对应两个静态数码管。2. 分别用一片74168构成定时时间的个位、十位模块。3. 用四位拨码开关和组合逻辑电路控制个位输入在09之间，同时，用四位拨码开关和组合逻辑电路控制十位输入在05之间。而且，通过组合逻辑电路后，当输入的定时时间个位大于9或是十位大于5时，输入的数都变成了0。4. 用一个开关控制两个减法计数器的触发脉冲，当定时输入后，开关打开，保证同时触发。5. 用个位和十位计数器的输出与加法计数器的输出同时控制蜂鸣器的控制端，并控制个位和十位的ENTN,使芯片工作在保持状态。第三章 原理图3.1真值表74160 真值表74168 真值表3.2 模块设计3.2.1模块一：定时时间个位模块电路图如下：仿真图如下：3.2.2 模块二：定时时间十位模块电路图如下：仿真图如下：3.2.3模块三：蜂鸣器模块电路图如下：仿真图如下：3.2.4总的原理图及仿真图总电路图：仿真图如下：第4章 管脚锁定及硬件连线（芯片端口······锁定管脚）脉冲输入端口83拨码开关：LDN75S045 S146 S247 S353G039 G140 G241 G344减法计数器的输出端口QS0133 QS1134 QS2135 QS3136QG0127 QG1128 QG2131 QG3132蜂鸣器端口SPEAKER38位控电源端口194295经下载、连线后，静态数码管可准确显示时间，蜂鸣器正常工作，在定时时间到达时，发出5秒提示音。再次置数时，仍然正常运行，结果符合题目要求，实验设计成功。第5章 总结本次课程设计我做的项目是一分钟闹钟，其本质是减法计数器的串联使用，要求加法计数器要有置零功能，减法计数器有保持功能。74168 是十进制减法计数器，很容易通过组合逻辑电路使其构成6进制的计数器，然后通过数码管显示定时的时间变化。最后，蜂鸣器在数码管保持在00时，发出5秒提示音。这次EDA课程设计给了我一次关于数字电子的实践机会，通过这次课设，我对计数器的使用有了更进一步的了解，进一步把学到的知识应用于实际。通过这次课程设计，我充分认识到了自己在数字电子技术上的不足，对以前学过的知识有了更加深刻的认识，并且学到了许多书本上所学不到的实践知识。在设计电路的过程中我遇到了不少的麻烦，但通过自己的努力和老师、同学的帮助，最终成功完成了闹钟的设计。最重要的是这次EDA课程设计培养了我严谨的行事态度，一个小小的错误与疏漏就有可能导致整个电路无法正常运行，科学容不得半点儿马虎。参考文献 1 数字电子技术基础.阎石主编.高等教育出版社. 2 EDA课程设计指导书.燕山大学课程设计评审意见表指导教师评语：该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无）该生依赖他人进行设计情况 （有 无）平时成绩： 指导教师签字： 2011 年 3 月 18 日图面及其它成绩：答辩小组评语：设计巧妙，实现设计要求，并有所创新。 设计合理，实现设计要求。 实现了大部分设计要求。 没有完成设计要求，或者只实现了一小部分的设计要求。 答辩成绩： 组长签字： 2011 年 3 月 18 日课程设计综合成绩：答辩小组成员签字： 2011年 3 月 18 日