信号完整性分析.doc

一所要面临的问题二一些有用的常识三电感电容及电阻的基础以及要注意的问题四传输线的问题以及反射等问题五有损线的损耗六差分信号和查分对的问题一所要面临的问题一单一网络的信号完整性二两个或多个网络间的串扰三电源和地分配中的轨道塌陷四来自整个系统中的电磁干扰和辐射一个重要的概念1：带宽的问题（注释2）对任意一个非理想的方波信号而言（电子系统这种波形非常常见，比如系统的时钟），该信号均可认为是由同频率的基波信号和高次谐波叠加而成。假设一个1GHz 的时钟它是有1G 的基波加3次谐波再加5次谐波再加7次谐波组成的。那个这个时钟信号的带宽就是7G.如果加到31次谐波了，那么这个信号的带宽就是31G。随着叠加的谐波数越多叠加后的信号就越接近完美的方波。换句话说那就是10%到90%上升时间越小。可见信号的上升时间决定了信号的带宽。这样确定系统时钟的上升时间就非常重要了。为什么上升时间会这么重要呢？下面举例说明：大多数电路板而言会采用FR4板材，FR4板并非理想的无耗板材。损耗的机理有两种第一导体损耗，第二介质损耗。比损耗更为严重的是损耗对不同频率信号的损耗是不同，因为在物理上这涉及到介质充放电过程的快慢以及带来的损耗。对一个4英寸（4000mil）的FR4传输线而言，这样的导线对8GHz的信号损耗达到能量的50%或幅值的70%.试想如果用这样的线去传导一个带宽为9G的1GHz的方波会怎样？结果就是组成这个方波的信号中九次谐波分量被严重损耗，而其他谐波分量也将不同成度的损耗。这就导致方波的上升沿退化，比如原来上升边是50ps变成了1.5ns。如果传输的信号频率是10MHz影响不大。如果传输信号是500M，（2ns的周期）这下麻烦就大了去了。下面引入带宽和上升时间的关系这是一个近似的经验上的估计：对于10%到90%上升时间来讲关系为：BW=0.35/RT(RT为10%到90%上升时间)也有一些资料给的上升时间是20%-80%上升时间。用线性变化过去就行。比如说信号的上升时间为1ns，则其带宽就到了0.35GHz。而上升时间为1ns的信号很可能就是100M的时钟。还会有一些比较尴尬的情况，不如无法得知准确的上升时间。要知道不是时钟的频率而是上升时间决定了带宽。从原理上将上升时间一定要小于周期的50%，在很多处理中典型的上升时间很可能是周期的10%，而这个时间会随着不同的器件波动，有一个合理的归纳为上升时间是周期的7%。按着来算带宽为频率的5倍。BWclock=5*Fclock。互联线的带宽：互联线的带宽指的是能被互联线传输且损耗不是很大的最高正弦波频率分量。（注释3）损耗不是很大是很难定义的，到底多大是很大。不同方向有不同的标准。在这里我们用幅值减少为入射值的70%来定义。本证上升时间：RTinterconnect=0.35/互联线的带宽。比如以上例来讲，4英寸50欧的FR4线互联线带宽为8G。那么该互联线的本征上升时间为：RTinterconnect=0.35/8GHz=0.043ns.一个信号输入一条互联线的信号的输出上升时间为：RTout*RTout=RTin*RTin+RTinterconnect*RTinterconnect;例如在4英寸的互联线中输入上升时间为50ps的信号，那么信号经传输后的上升时间为：sqrt(50*50+43*43)ps=67ps。要使互联线对信号的上升时间造成的增量不超过10%，互联线的本征上升时间就要小于该信号上升时间的50%。从频域的角度来看，为了较好的传输1G的信号则互联线的带宽最少为信号带宽的两倍。下面分别从四个方面来谈这几个问题：一单一网络的信号完整性：.如果信号感受到的阻抗保持不变，则信号就不会失真。然而，一旦阻抗发生变化，信号就会在变化处发生反射，并在通过互联线的剩余部分时发生失真。如果阻抗改变程度足够大，失真就会导致错误的触发。 最常见的突变发生在线条端点处，通常是驱动源输出端开路高阻或者低阻。以下有几个方面会导致阻抗的突变，布板时要注意：1：线宽的变化2：层的变换3：返回路径平面上的间隙（注释1）4：接插件5：分支线，T型线或桩线6：网络末端通常认为的振铃现象实际上是由阻抗突变产生的反射引起的，解决上述问题的基本办法有一下几种：1：使用线条阻抗为常量的或者可控的电路板，这通常意味这使用均匀的传输线。2：提供使沿线阻抗保持不变的拓扑结构和布线规则。3：最后，在关键的地方放置电阻来控制反射并设法使接受到的信号干净些任何突变对信号产生的影响与信号的上升边有关，随着上升边变短，失真的幅度增大。传输线的特征阻抗以及传输线的基础1：地（注释4）在高频时，信号路径和返回路径的回路电感要最小化，这就意味这只要导体的情况允许，返回路径会尽量靠近信号路径分布。即返回电流是紧靠着信号电流的。而传统上认为地是返回电流的汇合点，这种观点是错误的！2：信号 通常把狭窄的那条叫做信号路径，而地平面（也可以是电源平面）叫做返回路径。3：均匀传输线 几何结构中的两个基本特征完全决定了传输线的电气特性即导线沿线横截面的均匀程度和两导线的相似程度。在整条导线中，若几何结构和材料属性发生变化，传输线就是不均匀的。例如两条导线的间距（这里指的是信号线和电流回路之间的距离）是变化的而不是恒定的，那么它就不是均匀传输线。双列直插（DIP）或扁平封装（QFP）中的一对引脚就是非均匀传输线，接插件的相邻线条也通常是非均匀传输线。除非非均匀足够短否则就会引起信号完整性的问题。在信号完整性的优化设计过程中，其中一个目标就是：将所有互联线设计成均匀互联线并减少所有非均匀互联线的长度。相似程度：如果两个导线的形状和大小都一样，即他们是对称的，这种线叫平衡传输线。像微带线就不能成为平衡传输线，因为信号线和地是不可能大小和形状一模一样的。一般来讲，绝大多数传输线，无论是平衡还是非平衡，它对信号质量和串扰都没有影响，然而返回路径的结构将严重影响地弹和电磁干扰问题。4：传输线上的信号速度（注释5）电磁场的建立的快慢决定了信号的速度。突变的电压产生突变的电场和磁场，这种场链在传输线周围的介质材料中以变化的电磁场的速度传播。场链的速度为： V*V=12*12/材料的相对介电常数*材料的相对磁导率单位是英寸每纳秒空气中相对介电常数和相对磁导率都是1，光速为12in/ns.在FR4中介电常数为4左右，有一个简单的经验是FR4板中信号的速度是6in/ns.时延和互联线之间的长度关系为TD=Len/VTD为时延，单位nsLen 为互联线长度，单位inV表示信号速度为in/ns例如在FR4板材中长为6in的互联线中时延为T=6in/6in/ns=1ns前沿的空间延伸每一个信号都有一个上升时间RT,当信号在传输线上传输时，前沿就在传输线上拓展开来，呈现出空间上的延伸。如果我们停滞时间并观察传输线上电压的分布情况就会发现如下图：（注释6）传输线在上升时间内的长度d，取决与信号的传播速度和上升时间d=RT*Vd:表示上升时间的空间延伸，单位 inRT表示信号上升时间，单位nsV表示信号速度，单位为in/ns 许多有关电路工作不佳的信号完整性问题，都和突变与前沿空间延伸的相对大小有关。所以，理清楚所有信号前沿的空间延伸是个好主意。5传输线零阶模型以及瞬态阻抗（注释7）一根传输线，一个电流回路可以用一系列的电容并联来表示，当信号电压在上面传输的时候实际上是对电容重放电的过程。电源的充放电过程如下，电源先对离电源最近的电容C1,C2充电，由于信号传输有一定速度，远端的电容Cn,Cn+1,Cn+2暂时并未有电荷充上电，随着信号传输在时间上的延长，远端的电容最终也将充上电。信号进而完成了在信号线和回路上的传输。信号的电压是由信号源提供的，而电流则是由要充电的电位长度电容大小和电容充电时间决定。只要信号的速度和单位长度电容一定，那么从信号源注入导线的电流就是恒定的。那么信号受到的阻抗就是恒定的。注意信号线的宽度，信号线和地回路之间的厚度以及之间的介质都将决定并联的一些列电容的大小。这些因素将会影响信号受到的阻抗大小。信号源的电压是恒定的，流过导线的电流也是有的，这个电压和电流的比值就是信号线的瞬态阻抗：Z=83*（）½/Cl。Z表示传输线的瞬态阻抗，Cl表示单位长度电容量，单位是pF/in表示材料的介电常数由上式可以看出信号受到的瞬态阻抗由传输线的两个固有参数决定，即传输线的横截面积和材料特性。特征阻抗：有一种反映传输线特性的恒定瞬态阻抗，我们把它称为传输线的“特征阻抗”。特征阻抗在数值上与瞬态阻抗相等，它是传输线的固有属性，仅仅与材料特性，介电常数和单位长度电容量有关，而与传输线长度无关。我们把均匀横截面传输线称为可控阻抗传输线，也可以说把沿线特征阻抗是一个常量的传输线称为可控阻抗传输线。传输线特征阻抗的计算1. 经验法则2. 近似法3. 二维场求解器两个有用的经验准则：（注释8）对于FR4板材而言50欧姆的微带线线宽等于介质厚度的两倍。而对于50欧姆的带状线而言其两平面间的总介质厚度等于线宽的两倍。对于微带线而言推荐的通用近似式为：Z0=87*ln(5.98h)/(0.8w+t)/(1.41+) ½Z0表示特征阻抗，单位是欧姆h表示信号线与平面间的介质厚度，单位是milw表示线宽，单位是milt表示金属厚度，单位是mil表示介电常数对于带状线而言推荐的通用近似式为Z0=60*ln(2b+t)/(0.8w+t)/() ½符号表示与上式相同唯一有变化的是b 表示平面间距离然而上述两个式子仅仅是一种近似，尽管这种近似在阻抗是50左右时很准确但是阻抗变小的时候偏差就会很大（偏差25%）。并且在考虑到二阶效应影响时近似的估计式子也会失效。在这种情况下需要使用二维场求解器。几何结构均匀是使用二维场求解器的基本前提，即整条传输线的横截面形状是相同的。除了精确计算特征阻抗的值以外，二维场求解器还可以分析出二阶因素的影响。如：1. 返回路径的宽度（注释9）2. 信号线条的厚度3. 表面线条上阻焊层的存在4. 有效介电常数首先对于返回路径的宽度，由于线条边沿的边缘场与介质厚度成比例变化，所以要想使导线的特征阻抗与返回路径为无穷宽时的偏差不超过1%，信号路径两边返回路径的延伸宽度应该大于介质厚度的三倍。对于信号线条的厚度而言，当金属厚度增加时，边缘场的电容就增加，特征阻抗就减少。而增加金属片厚度也意味着增加了信号路径和返回路径的电容，这也意味着特征阻抗的减少。一个经验法则是信号路径厚度每增加一个mil，特征阻抗下降约2欧姆。同样，在微带线上覆盖一层很薄的阻焊层，边缘场电容就会增加，特征阻抗就会减小。对于阻焊很薄的时候特征阻抗的下降速度为2/mil. 当厚度在10mil以上就不怎么受影响了。所以考虑到阻焊和导线的厚度影响，要想达到期望的特征阻抗，那么线宽就要小于标准计算值才可以。当上升时间比传输线的往返时间短时，驱动器就把传输线看成电阻，其阻值等于传输线的特征阻抗。大多数驱动器的上升时间都在亚纳秒级，所以只要互联线的长度大于几英寸，就可以把它认为是长线，在高速系统中对于驱动器来讲长线表现为阻性负载，相当于一个电阻。有了这一个准则，高速数字系统中所有的互联线表现为传输线。返回路径中参考平面的切换（注释10）对于多层板而言，驱动器受到的阻抗主要由信号路径和与之最近的平面构成的阻抗决定的，而与实际连接在驱动器返回端的平面无关。当涉及到信号线的层变换以及参考平面的层变换时，让了离信号线最近的参考平面有相同的电压并使他们在靠近信号过孔处短接，这是最佳的设计准则。但是当信号路径必须面临不同电平的参考层时，存在的一个问题就是两个层同时做返回回路，回路的阻抗会比较高，就会带来地弹电压比较大的问题。那么解决这个问题的方法如下：1. 具有不同直流电压的参考平面的距离应尽量薄2. 扩大相邻切换过孔的距离，以免在初始瞬间当返回路径的阻抗很高时，返回电流叠加在一起。3. 切换平面间的短路过孔尽量靠近信号过孔。其实返回路径在不同的电压平面之间来回切换带来的问题不止是返回路径阻变大地弹电压严重，而且在相邻的不同电压层之间会出现谐振的现象。在小型多层封装中避免返回电流在不同的平面间切换非常重要。要求相邻的返回层电压必须相同，而且应当在信号路径附近用过孔来连接返回路径。这样就可以避免平面间注入电流，并且避免平面间的谐振产生。传输线的一阶模型，以及阶数的确定（注释11）对于信号来讲，当它在传输线上传播时，实际传播的是从信号路径到返回路径的电流回路，从这个意义上讲，所有信号电流流经一个回路电感，磁回路电感由信号路径节和返回路径节构成。信号路径和返回路径组成的回路电感就是模型的电感。对于这个LC组成的等效电路而言：Z0=(Ll/Cl) ½TD=len/v=len*(Cl*Ll) ½v=1/(Ll*Cl)½Cl表示单位长度电容Ll表示单位长度电感Len表示传输线长度对任一传输线的单位长度电容和单位长度电感Cl=83*() ½/Z0:单位 pf/inLl=0.083*Z0*()½ :单位 nH/inCtotal=TD/Z0;Ltotal=TD*Z0;Z0表示特征阻抗Ll表示传输线的单位长度电感，单位是nH/inCl表示传输线单位长度电容，单位是nF/inTD表示传输线的时延，单位是nsLtotal表示传输线的总回路电感，单位nHCtotal 表示传输线的总电容，单位nFv表示传输线中信号的速度 单位in/ns对于所有介电常数为4的50欧姆传输线，其单位长度电容都相同约为3.3pf/in对于所有介电常数为4的50欧姆传输线，其单位长度回路电感都相同约为8.3nh/in举例：如果BGA封装中0.5in长的互联线按50欧姆可控阻抗传输线设计，那么该线的电容为3.3pf/in*0.5in=1.6pfN节集总电路模型（注释12）传输线是分布参数，现在用LC集总参数去模拟他。下面举例说明：对于一个延时是1ns介电常数为4，长度为6英尺的50欧姆传输线而言，它的总电容为Ctotal=TD/Z0=1ns/50=20pf,总电感为：Ltotal=Z0*TD=50*1ns=50Nh。传输线最为简单的模型是单个LC模型，在低频时单个LC模型可以很好的近似理想传输线，但是值得注意的是这个模型的带宽仅仅为100MHz.增加传输线的节数，就可以提高模型的带宽。如果把传输线分成两节，每节都可以建成相同的LC模型。其中每节的L和C分别为Ltotal/2和Ctotal/2。用这个模型带宽可以提高到250MHz实际上，用集总参数来模拟会存在带宽受限的现象原因在于理想传输线的电容并不是集中在一个点上，而是沿整条线分布，并且电容之间还有与每节导线长度对应的回路电感。当节数细分到16节时带宽可以达到2GHz可以归纳出吻合的最高频率模型带宽：BWmodel=n*f0/10;n=10*BWmodel*TD;BWmodel表示n节集总电路模型带宽n表示模型中LC的节数TD表示传输线的时延f0表示全波的谐振频率，等于1/TD例如：如果互联线的时延TD=1ns,要求n节LC近似模型的带宽为5GHz,则至少需要n=10*5GHz*1ns=50节。也可以估算出用单个LC电路近似传输线时的带宽有多高，单个LC电路的带宽为：BW=1/(10*TD)=0.1/TD如果TD=0.16ns,则单个LC模型的带宽为0.1*1/0.16ns=600M注意：如果信号上升时间是RT,则信号的带宽为BWsig=0.35/RT如果传输线的时延为TD,并且n节集总电路模型来近似，那么必须确保模型的带宽BWmodel应大于信号带宽，即BWsig>BWmodel即n>3.5*TD/RT根据上面的公式可以得到一个有用的经验法则：用n节LC模型精确的描述一条传输线，前沿空间延伸至少需要3.5节LC电路，也就是说每1/3个前沿与传输线的相互作用可以用一个集总电路原件来近似和这个等效的说法是：当给定上升时间RT(ns)时，n节LC集总电路模型要达到足够高的带宽，每节LC电路对应的线长必须小于1.7*RTin举例如果上升时间为0.5ns，则每个LC电路对应的线长必须小于0.5*1.7=0.85in特征阻抗可以认为不随频率变化而变化传输线的反射 说了那么多现在进入与电路板设计息息相关的部分反射无论什么原因使得瞬态阻抗发生了改变，部分信号都将沿着与原来传播方向相反的方向反射，而另一部分将继续传播，但幅度有所改变，将瞬态阻抗发生改变的地方成为阻抗突变，或简称突变。反射信号量由瞬态阻抗的变化量决定。=Vreflected/Vincident=(Z2-Z1)/(Z2+Z1)Vreflected 表示反射电压Vincident 表示入射电压Z1表示信号最初所在区域的瞬态阻抗Z2表示信号进入区域2时的瞬态阻抗反射系数传输系数T=2*Z2/Z1+Z2;高速电路板中必须运用的以下四个重要设计要素1. 使用可控阻抗互联线2. 传输线末端至少有一个终端匹配3. 使用能使多分支产生影响最小的布线拓扑结构4. 最小化几何结构的不连续性反射形成的机理：（注释13）信号到达瞬态阻抗不同的两个区域的交界面时，在信号/返回路径的导体中仅存在一个电压和一个电流回路。无论是从区域1还是从区域2看去，在交界面两侧的电压和电流都是相同的，边界处不可能出现电压不连续，否则此处会有一个无限大的电场，也不可能出现电流不连续，否则会有一个无限大的磁场。如果没有产生返回源端的返回电压，要维持分界面两侧的电压和电流相等，就有V1=V2,I1=I2,而I1=V1/Z1,I2=V2/Z2,所以当两个区域的阻抗不同时，这四个关系是绝对不可能同时成立的。为了使系统稳定，区域1中产生了一个反射回源端的电压，它的唯一目的是吸收入射信号和传输信号之间不匹配的电流和电压。分界面两侧电压相同的条件是： Vinc+Vrefl=Vtrans;从分界面看过去电流相同的条件是： Iinc-Irefl=Itrans;阻性负载的反射：首先，如果传输线的终端为开路，即末端瞬态阻抗是无穷大的，这时反射系数为=(无穷-50)/(无穷+50)=1Vrefl=*Vinc=Vinc;Vtrans=Vrefl+Vinc=2Vinc;第二种情况是，传输线的终端是短路的，即末端阻抗是0。这时=(0-50)/(0+50)。Vrefl=*Vinc=-Vinc;Vtrans=Vrefl+Vinc=0;第三种情况当阻抗匹配时，即传输线末端连接50的阻抗时。反射系数是0。这样不存在反射。当末端为一般阻性负载时，信号受到的瞬态阻抗在0到无穷大之间。这样反射系数就在-1到1之间。传输线和非故意突变有的时候即使是使用阻抗可控传输线，信号仍然会遭遇到阻抗突变的情况。比如说：1. 线的末端2. 封装引线3. 输入门电容4. 信号层间的过孔5. 拐角6. 桩线7. 分支8. 测试焊盘9. 返回路径上的间隙10. 过孔区域中的颈状11. 线交叉何时需要端接？ 如果导线足够短，则虽然依旧发生反射，但是却被上升和下降沿掩盖住了，可能不会引发问题。经验法则：当延时小于上升时间的20%时，反射是几乎看不见的。即：Lenmax<RT其中；Lenmax表示不需要端接的最大长度，单位为英寸除非特别指定，否则根据大致的经验法则，反射噪声应该被控制在电压摆幅的10%以内，对于3.3伏的电压，反射噪声应控制在330mv之内。某些噪声预算可能更加保守，反射噪声仅仅分配了5%。RT表示上升时间，单位为ns振铃是由源端和远端的阻抗突变，两端之间不断的往复的多次反射引起的，如果至少能在一端消除反射，就可以减少振铃噪声。控制传输线一端或两端的阻抗从而减小反射的方法称为传输线的端接，典型的方法是在重要的位置上放置一个或多个电阻。点对点的四种拓扑结构端接方式如下：（注释14）短串接传输线的反射（注释15）电路板上的线条常常要通过过孔区域，或者要在元体秘籍的区域布线，此时线宽必然变窄，收缩成颈状。如果传输线上有这么一小段的线宽变化，特征阻抗一般是变大，那么多长的线段以及多大的阻抗改变会造成问题呢？阻抗的突变引起信号的来回震荡，从而形成了反射噪声。为了保持反射噪声低于电压摆幅5%，就需要保证特征阻抗的变化率小于10%，这就是为什么电路板上阻抗的典型值为+/-10%。但是值得注意的是，不管在第一个界面处发生的反射如何，他总是在第二个界面处发生反射大小相等方向相反。因为Z1和Z2值互换了。这样，如果突变长度很短，来自两端的反射就可以互相抵消，对信号完整性的影响就可以忽略。注释15中有25短突变时，如果突变处的时延小于信号上升时间的20%，它就不会带来问题，从而得到和和前面相似的经验法则，即允许的阻抗突变最大长度为Lenmax<RT其中：Lenmax表示阻抗突变处的最大长度，单位为inRT表示信号的上升时间，单位为ns例如：如果信号上升时间为0.5ns，则长度小于0.5 in的颈状就不会产生信号完整性问题。短桩线传输线的反射（注释16）和上面的情况相似，一个大致的经验法则是：如果桩线长度小于信号上升边的空间延伸的20%，其影响可以忽略，相反长度如果大于20%则影响不可以忽略。Lstubmax<RTLstubmax表示桩线可允许的最大长度，单位为inRT表示信号的上升时间容性终端负载的反射所有实际接收器都有门输入电容，一般约为2pf,另外，接收器的封装引线与返回路径也可能有约1pf的电容，如果传输线末端排列着三个存储器，此处的负载可能是10pf。传输电压的长期效果就像通过电阻向电容器充电。电容器对信号上升沿进行滤波。对接收端信号来说，它就相当一个“延时累加器”。它与RC电路的充电方式非常相似，而RC电路中电容器两端的电压随时间常数的指数增加。这样可以计算由于这个电容带来的延时。这个电容和电阻（特征阻抗）带来的10%-90%延时为。10-90=2.2*R*C.10-90=2.2*Z0*C;例如传输线的特征阻抗是50欧姆，门电容量为10pf,则10-90充电时间为2.2*50*10pf=1.1ns。如果初始信号的上升时间比1.1ns的充电时间短，则传输线的末端容性负载将占主导地位，并决定了接收端的上升时间。如果初始信号的上升时间大于10-90充电时间，末端的电容器将使信号上升时间累加上约等于10-90 RC上升时间的时延。例如当电容量为2pf，特征阻抗为50时，10-90RC上升时间大约为2.2*50*2=0.2ns。当上升时间为1ns时，这个附加的0.2ns延时几乎无法辨认，也就不重要了。但是上升时间变成0.1ns时，0.2ns的RC延时就是一个很重要的延时了。连线中途的容性负载反射（注释17）测试焊盘，过孔，封装引线或者中途的短桩线，都起着集总电容的作用。这些集总电容是引起信号下冲的主要原因。在信号的上升过程中，信号路径和返回路径之间的电容好像是一个并联阻抗Zcap，这个跨接在传输线上的并联阻抗引起了反射。为了避免该阻抗造成严重问题，希望该阻抗能大于传输线的阻抗。就是说Zcap>>Z0.开始时可以认为是Zcap>5*Z0。对电容器和上升时间要求可以用下式表示：Zcap=V/C*(dV/dt)=V/C*(V/RT)=RT/CZcap>5*Z0RT/Cmax>5*Z0Cmax<RT/5*Z0Zcap表示信号上升过程中电容器的阻抗Z0表示传输线的特征阻抗RT表示上升时间Cmax表示反射噪声不产生问题时可允许的最大电容，对于一个50欧姆的特征阻抗而言，所允许的最大电容是Cmax<0.004*RT如果上升时间是1ns，则最大可允许的电容是4pf。如果上升时间是0.25ns，则最大的可允许电容式1pf容性时延累加容性负载产生的第一类影响就是接受端的下冲噪声，第二类更负载的影响则是远端信号接收时间被延时。电容和传输线就如同一个RC滤波器，所以传输信号的10-90上升时间将增加。信号越过电压门限的50%的时间也将增加。RT10-90=2.2*R*C=2.2*0.5*Z0*CZ0*C（0.5做系数的原因是，传输线的前一半使电容充电，后一半使之放电，实际上电容充电的有效特征阻抗是特征阻抗的一半）50%处的时延累加量成为时延累加，约为：TD=1/2*Z0*C;其中：RT10-90表示信号上升时间的10%-90%，单位为ns（ps）TD表示通过电压门限50%的时延增加量，单位为ns（ps）Z0表示传输线的特征阻抗，单位欧姆C表示容性突变，单位nf（pf）例如，50欧姆的传输线中，对于2pf的容性突变，传输线的10-90上升时间增加50*2pf=100ps使用低阻抗是减少时延累加影响的一种办法，对于同样的容性阻抗，特征阻抗越低，时延累加越小。拐角和过孔的影响当信号沿均匀互连线传播时，不会发生反射和传输信号的失真，如果均匀互联线上有一个90度的弯曲，则此处的阻抗会发生改变，信号将出现部分反射和失真。任何均匀互联线中90拐角一定会造成阻抗突变，影响信号质量。将90度拐角变成两个45度拐角就可以减少这种影响，而使用线宽固定的弧形拐角比其它任何形状的效果要好的多。弯曲处的额外线宽是使拐角影响信号传输的唯一因素，他如同一个容性突变，正是这个容性突变引起了反射和传输信号的时延累加。90度拐角引起的容性突变估算如下Ccorner=0.5*Cl*w=0.5*w*83/Z0*() ½40/Z0*w*() ½Ccorner表示每个拐角的电容量Cl表示单位长度电容，单位为pf/inW表示导线的线宽，单位为inZ0表示特征阻抗，单位为欧姆介电常数对于一个65mil宽的导线而言，每个90拐角的电容量约为40/50*2*0.065=0.1pf=100fF.如果两个拐角相邻近，则突变总量为200fF即0.2pf。在保持阻抗仍为50欧姆的同时减小线宽，拐角的电容量将下降，其作用也不会那么明显。对于高密度电路板中宽为5mil的典型信号线，一个拐角的电容量大约为10Ff。 10fF（0.01pF）的电容产生的反射噪声如果对信号的上升时间有影响，其数量级必在4-3ps左右，经计算此电容引起的时延累加大约是0.5*50*0.01=0.25ps。所以5mil宽的导线上拐角的电容量不太可能对信号完整性产生影响。如果过孔把信号线连接到测试焊盘，或者是过孔穿越所有板层把信号线连接到相邻的层上，则桶状孔壁的电容量通常会超过板中不同层之间的电容量，这使过孔看起来像是信号的集总容性负载。过孔的电容量与筒状孔壁的尺寸，出砂孔以及顶层和底层上焊盘的尺寸有密切的关系，其范围从0.1pf到大于1pf。任何与信号线连接的过孔都可以看做是容性突变，在高速串接中，它是导线上信号质量的一个主要制约因素。感性突变产生的反射(注释18)连接到传输线上的任何串联连接都有一些相应的串联回路电感，所有改变信号所在层的过孔，串联终端电阻，各种接插件，每一个工程变更线都有一些额外的回路电感，信号把这些回路电感认为是附加在传输线上的突变总之电路中可允许的最大电感总量取决于噪声容限和电路的其他特性，这需要仿真来决定。然而，可以按分立电感的串联阻抗突变上升到大于信号线特性阻抗的20%为限，来粗略的估计多大的电感算是太大，此时，反射信号大约是信号摆幅的10%，对反射噪声而言，这通常是可以允许的最大值了。电感的阻抗约为：Zinductor=V/I=L(dI/dt)/I=L/RT其中： Zinductor 表示电感的阻抗，单位为 L表示感值，单位是NhRT表示信号的上升时间，单位是ns为了确保电感的阻抗低于导线阻抗的20%，可允许的最大感性突变约为：Zinductor<0.2*Z0Lmax/RT<0.2*Z0Lmax<0.2*Z0*RT例如：如果导线的特征阻抗为50，信号上升时间为1ns，则可允许的最大串联电感为Lmax=10Nh经验法则，50欧姆的系统中可允许的最大额外回路电感（nH）为信号上升时间（ns）的10倍。贴片电阻的串联回路电感约为2nH,而插针电阻的回路电感约为10nH。100M以上的系统就不要用插针电阻了当上升时间达到100ps时，设计人员就应当使用回路电感尽可能低的SMT电阻器。另一种方法是使用集成在电路板上或封转上的电阻器，这样回路电感更小。除了会到来反射以外，感性突变也会带来时延由电感带来的时延计算如下：TD10-90=2.2*L/2Z0L/Z0TDadded=0.5*L/Z0TD10-90表示传输信号的10-90上升时间L表示突变处的串联回路电感，单位为NhZ0表示特征阻抗TDadder表示50%处的时延累加例如，10nH的突变使信号的上升时间提高到10/50=0.2ns。补偿技术（注释19）在感性突变两侧各加一个电容，可以将感性突变转换成一段传输线，为了最小化反射噪声，就要找到合适的电容值，使接插件的视在特征阻抗Z1等于电路其余部分的特征阻抗Z0，基于这个关系，添加的电容为：C1=L1/Z0*Z0;Cl补偿电容，单位是nFL1表示突变处的电感，单位是nHZ0表示特征阻抗，单位是欧姆例如：如果接插件的电感是10nH,导线的特征阻抗为50欧姆，则所要加上的总补偿电容为10/50*50=0.004nf=4pf。最优的补偿方式是将4pf电容分成两部分，分别加在电感的两侧。即各位2pf。补偿的设计目的就在于控制焊盘和其他特征，使他们结构上看起来像传输线的一部分。用这个方法一些突变现象几乎可以消失。有载线（注释20） 有一些情况是这样的，如果导线上分布了多个容性负载（如接插件的汇流排上每个1.2英尺就会有一个2pf接插件桩线，或者像存储器的汇流排上没0.8英寸就分布一个3pf的封装和输入门电容），而且他们的间距小于上升边的空间延伸。则每个电容引起的突变处的反射就会相互抵消。此时，导线的特征阻抗似乎降低了。其上均与分布的容性负载的传输线称为有载线。注释中给出了3个上升时间互不相同，有载线的反射信号。该例中，导线的标称阻抗是50欧姆，每隔一英寸分布一个3pf电容，最后10英寸导线是没有负载的无载线。每个电容固有的10-90上升时间约为2.2*50*0.5*3=150ps。即使初始上升时间是50ps，在通过一个电容后，上升时间也增加到了150ps，而且每通过一个会继续增加。最初的几个电容可以认为是独立的突变，但是传输信号的上升时间的增加使后几个电容的作用相互抵消。当信号上升时间大于容性突变间的时延时，均匀分布的容性负载会降低导线的特征阻抗。在有载线上，这些附加的电路板特性使导线的单位长度电容增加，单位长度电容越大，特征阻抗越低，时延越大。当导线上每个d1就分布一个容性负载C1，则导线的单位长度分布电容从C0l上升到（C0l+C1/d1），从而导线的特征阻抗和时延变为：Zload=Z0*1/1+C1/(d1*C0l) ½TDload=TD01+C1/C0l*d1½其中： Z0表示无载传输线的特征阻抗，单位是欧姆 Zload表示有在线的特征阻抗，单位为欧姆 Ll表示单位长度电感，单位是ph/in C0l表示无载传输线的单位长度电容，单位是pf/in C1表示每个分立电容的电容量，单位为pf d1表示两个分立电容之间的距离，单位是in TD0表示无载传输线的时延，单位是ps TDload表示有载传输线的时延差分线的阻抗匹配：差分信号线的阻抗为：Zdiff=Vdiff/Ione=2*Vone/Ione=2*Vone/Ione=2*Z0式中： Zdiff表示信号线对差分信号的阻抗，即差分阻抗 Vdiff表示跳变差分电压 Ione表示流经每根信号线和其返回路径间的电流 Vone表示每根信号线和其临近的返回路径间的电流 Z0表示单端信号线的特征阻抗消除差分信号反射的方法是在两条信号线的末端跨接一个端接电阻来匹配差分阻抗，这个电阻的阻值必须是Rterm=Zdiff=2*Z0;（注释46）耦合的影响（注释47）把两个信号线靠近时，C11和C12都将发生改变，因为信号线1和返回路径间的边沿场被临近的信号线阻断了，所以C11会减小。而C12增加。但负载电容Cl=C11+C12却没有较大的改变。把两条信号线靠近时，L11和L12也都将发生改变。由于临近导线的感应涡流，L11将会有略微的减小，L12将会增加。两条信号线间间距越小，他们之间的耦合越强。但是最大的相对耦合度也不到15%。当流经信号线1的电压由0伏上升到1伏，信号线2的电压由0伏降到-1伏，当信号线1的驱动开启时，由于信号线1与返回路径间存在dV11/dt,于是就会产生一个穿过C11的电流。同时由于，两根信号线间存在变化的电压dV12/dt，所以将会有电流从线1流往线2。这个变化电压是线1同返回路径的两倍。V12=2V11;流经信号线的电流将由下式决定：IoneC11*Vone+2*C12*Vone式中：Ione表示流经第一根信号线的电流C11表示信号线和其返回路径单位长度上的电容C12表示两信号线之间单位长度的电容Vone表示单个信号线与返回路径间的电压变化量当两个信号线中信号方向相同时：Ione=C11*Vone我们发现当第二根临近的信号线存在时，信号线1的特征阻抗不是一个特定值。它取决于临近信号线的驱动情况。差分阻抗的近似计算（注释48）FR4材料的边沿耦合微带线，差分阻抗近似为： Zdiff=2*Z01-0.48*exp(-0.96*s/h)式中：Zdiff表示差分阻抗Z0表示未耦合时单端特征阻抗s表示信号线的边沿距离h表示信号线和返回路径平面间的介质厚度对于FR4材料的边沿耦合带状线，差分阻抗近似为： Zdiff=2*Z01-0.37*exp(-2.9*s/b);其中b表示平面间总的介质厚度其余同上在Z0精确的情况下这种计算近似的误差在1%到10%之间为了提高精度必须用二维场分解器，给出和横截面形状和材料有关的参数，还可以用它求差分对的差分阻抗。差分对返回电流的分布（注释49）对于注释49而言，因为差分对的两信号线间距比较大，所以当差分信号来驱动时，返回平面中电流不会出现重叠。此时返回路径平面上电流总和为零。但每根信号线底下的平面中都有确定的局部电流分布，