38线译码器.doc

目 录1 绪论11.1 设计背景11.2 Tanner Pro软件介绍11.3 集成电路设计的流程22 3-8译码器设计思路32.1 3-8译码器基本原理32.2 3-8译码器原理图43 3-8译码器电路设计53.1 3输入与非门（NAND3）的电路图及其仿真53.2 反相器（INV）的电路图及其仿真73.6 3-8译码器电路图及其仿真94 3-8译码器版图设计及其仿真114.1 3输入与非门（NAND3）的版图设计与仿真114.2 反相器（INV）的版图设计与仿真124.3 3-8译码器版图及仿真135 LVS对比16设计总结17参考文献181 绪论1.1 设计背景当前，我国集成电路行业处于较好的发展时期，集成电路的设计、制造和封装测试都面临着极大的发展机遇。以后，集成电路器件的特征尺寸将从目前的深亚微米进入纳米量级，并且有可能将一个子系统乃至整个系统集成在一个芯片上。今天，版图设计是在一个不断变化的环境中进行的。软件工具和设计方法，计算机平台，工具厂商、客户，正在实现的应用，以及我们所面对的市场压力，所有这一切都在逐年变化着。所有这一切变化已使该行业成为一个另人感兴趣的行业，但不应该忘记的是，在制作优质版图后面的基本概念是基于物理特性和电学特性的，这是永远不会改变的。通过集成电路版图设计，按照版图设计的图形加工成光刻掩膜，可以将立体的电路系统转变为平面图形，再经过工艺制造还原成为硅片上的立体结构。因此，版图设计是连接电路系统和制造工艺的桥梁，是发展集成电路必不可少的重要环节。1.2 Tanner Pro软件介绍Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。Tanner Pro最大的特点就是成本低，设备要求不高，除了可以在工作站、Unix系统下运行外，还可以在任何个人PC,Window操作系统下使用。Tanner Pro 具有强大的IC设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快，编辑功能强、便于学习、使用方便，既适用于高校进行相关的教学和科研，也适用于IC设计企业。整个设计工具大体上可以划分为两大部分：以S-Edit为核心的集成电路设计、模拟、验证模块和以L-Edit为核心的集成电路版图编辑与自动布图布线模块。具体包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有较高的知名度。L-Edit是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，是一种非常实用的IC设计软件。L-Edit包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。Tanner Pro软件的主要功能如表1所示。表1 Tanner Pro软件的主要功能软件功能S-Edit编辑电路图的电路编辑器T-Spice对电路进行分析和模拟的电路图编辑器件W-Edit显示T-Spice模拟结果的波形编辑器L-Edit用于编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转换的版图编辑器LVS电路图与布局图结果对比的网表比较器1.3 集成电路设计的流程图1-1是使用Tanner Pro进行一个完整的集成电路设计的流程。先用S-Edit编辑出将要设计的电路图，再将该电路图输出成SPICE文件，用T-Spice模拟结果，如果模拟结果有错误，再回到S-Edit检查电路图，如果T-Spice模拟结果无错误，则用L-Edit进行布局设计。用L-Edit进行布局图设计后要用DRC做设计检查规则，如果违反设计规则，则修改布局图，直到设计规则检查无错误为止。将验证过的布局图转化为SPICE文件，再利用T-spice模拟，如有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit或者S-Edit的图，直到LVS验证无错误后。图1-1 集成电路设计的流程2 3-8译码器设计思路2.1 3-8译码器基本原理3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111 也就是8。输出是8个脚，表示10进制。是根据输入的二进制数来输出。如果输入是101 那么就是第5只脚高电平，表示二进制数是5。 其实3-8译码器的功能就是把输入的3位2进制数翻译成10进制的输出。 这样就可以设计出3-8译码器。下面是3-8译码器的真值表表2-1 3-8译码器真值表2.2 3-8译码器原理图根据3-8译码器设计要求，得到相应的电路原理图，如图2-3所示。 图2-2 3-8译码器电路图3 3-8译码器电路设计本次设计中，3-8译码器是由一个NAND3、8个NAND4、3个INV等模块构成。以下将对这些组成模块的电路原理图以及仿真情况做详细分析，以及对3-8译码器的原理图和仿真作出分析。3.1 3输入与非门（NAND3）的电路图及其仿真 在S-Edit的电路设计模块中画出3输入与非门的晶体管级电路图，如下图3-5所示，其中A、B、C为输入端信号，Y为输出信号。图3-1 NAND3电路图在S-Edit中的符号模块下画出NAND3电路所对应的符号图，如图3-6所示。图3-2 NAND3符号图将NAND3生成SPICE文件，打开NAND3的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定，设置的SPICE语句如图3-7所示。图3-3 NAND3中设置的SPICE语句利用T-Spice对设置好的SPICE文件进行仿真，NAND3的仿真输出模拟波形如图3-8所示。图3-4 NAND3仿真图图3-8从下到上的信号依次为A、B、C、Y，由NAND3仿真波形图可知，当输入端信号A、B、C中含有低电平时，输出Y为高电平。只有当A、B、C都为高电平时，输出Y才为低电平。符合3输入与非门的的逻辑功能，从而验证了NAND3电路设计的正确性。3.2 反相器（INV）的电路图及其仿真在S-Edit中的电路设计模块中画出反相器（INV）的电路图，如图3-13所示，其中A为输入端信号，Y为输出端信号。图3-5 INV电路图在S-Edit的符号模块下画出INV电路图所对应的符号图，如图3-14所示。图3-6 INV符号图用INV电路图生成SPICE文件，用T-Spice打开生成的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定，设置的SPICE语句如图3-15所示。图3-7 INV中设置的SPICE语句根据加载后的SPICE文件，用T-Spice生成INV的仿真波形图，如图3-16所示。图3-8 INV仿真波形图图3-16从下到上的信号依次为输入信号A、输出信号Y，当输入信号A为高电平时，输出信号Y为低电平。当输入信号A为低电平时，输出信号Y为高电平。起到逻辑非的功能，从而实现反相器的功能。根据仿真可以看出INV电路设计的正确性。3.3 3-8译码器电路图及其仿真根据已经设计的模块，在S-Edit中的电路设计模块下画出3-8译码器的电路图，如图3-10所示。其中A0，A1，A2为输入信号，S1，S2，S3是使能端，Y0，Y1,Y2,Y3,Y4,Y5,Y6,Y7 为输出信号。 图3-9 3-8译码器电路图由3-8译码器的电路图生成SPICE文件，用T-Spice打开生成的该电路生成的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图3-9所示。图3-10 3-8译码器设置的SPICE语句根据加载后的SPICE文件，生成仿真波形图如图3-11所示。图3-11 3-8译码器功能仿真图图3-11从下到上依次为Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C，其中Y7和AB重叠了。由图可以看出根据ABC输入000 001 010 011 100 101 110 111八种情况输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7八种结果。4 3-8译码器版图设计及其仿真4.1 3输入与非门（NAND3）的版图设计与仿真根据3-5所示的NAND3电路图，在L-Edit中画出NAND3的版图如图4-4所示，其中A、B、C为输入端信号，Y为输出端信号。图4-1 NAND3版图根据NAND3版图提取出SPICE文件，用T-Spice打开该版图所生成的SPICE文件，对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图4-5所示。图4-2 设置的SPICE语句根据设置后的SPICE文件，得到如图4-6所示的NAND3仿真波形图。4-3 NAND3版图仿真波形图图4-6从上到下依次为A、B、C、Y，由NAND3的版图仿真波形图可知：当输入信号A、B、C中含有低电平时，输出Y为高电平；只有当A、B、C都输入高电平时，输出才为低电平。与NAND3的电路仿真波形图的结果以及3输入与非门的逻辑功能对比可知，NAND3版图设计是正确的。4.2 反相器（INV）的版图设计与仿真根据反相器的电路图在L-Edit中画出版图，如图4-10所示。其中A为输入端信号，Y为输出端信号。4-4 INV版图从INV版图中提取出SPICE文件，用T-Spice软件打开生成的该电路生成的SPICE文件。对SPICE文件进行设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。设置的SPICE语句如图4-11所示。图4-5 INV中设置的SPICE语句利用T-Spice对设置好的INV的SPICE文件进行仿真，INV的仿真波形图如图4-12所示。4-6 INV版图仿真波形图图4-12的仿真波形文件中从下到上依次为A、Y。当输入信号A为高电平时，输出信号Y为低电平；当输入信号A为低电平时，输出信号Y为高电平。比较反相器的版图与电路图的仿真波形图可知，该反相器的版图设计的正确性。4.3 3-8译码器版图及仿真根据图设计的译码器电路图和已有的版图模块在L-Edit中编辑3-8译码器的版图，如图4-7所示。图4-7 3-8译码器的版图在图4-7中M为加减法控制信号，CP为时钟脉冲信号，CLR为清零信号，Z为进位/借位端信号，Q3、Q2、Q1为输出信号，Q3为最高位，Q1为最低位。对该版图进行DRC检查，其结果报告如图4-8所示。图4-8 yimaqi 的DRC检查结果从yimaqi的DRC检查结果中可以看出yimaqi版图在设计规则方面的正确性。从yimaqi版图提取出SPICE文件，在SPICE文件中加入设置，包括加载包含文件、设定电源电压、设定输入信号、分析设定以及输出设定。加载的设置如图4-9所示。图4-9 yimaqi设置的SPICE语句通过T-Spice仿真，得到JISHUQI版图仿真波形文件如下图4-10所示。图4-10 3-8译码器版图仿真波形图从下到上依次为Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C，其中Y7和AB重叠了。由图可以看出根据ABC输入000 001 010 011 100 101 110 111八种情况输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7八种结果。比较3-8译码器的电路仿真波形文件和版图仿真波形文件可知，3-8译码器版图设计的逻辑功能与电路设计的逻辑功能相符合，该版图实现了3-8译码器的功能。5 LVS对比版图绘制完后，除需要通过设计规则检查（DRC）外，还要与原理图进行对比，以检查在版图中实际形成的电路的与原理图中的电路（即需要的电路）是否一致。对该设计的LVS对比如图5-1所示。图5-1 LVS对比结果报告由图5-1所示的LVS对比报告没能相同，可能是因为某些地方设置没有完全匹配。设计总结最终能够顺利的完成了3位同步二进制加减法计数器的原理图以及版图设计，这期间我不仅向老师请教设计过程中遇到的难题，也和同学相互研究讨论，通过本次课程设计，我再次复习了所学的知识，把数字电子技术同版图设计相结合，对JK触发器以及Tanner Pro软件的运用有了一个比较完整的认识和了解，并系统的掌握了设计的过程和方法。在设计中的每一步，我都做了认真的考虑，在这样点滴考虑与思量过程中，更清晰了解整个设计过程。对Tanner Pro软件的各种操作也比较熟练了。通过这次设计我学到了很多知识。在这次课程设计过程中，要感谢陈老师在课程设计上给予我的帮助，提供给我的支持与建议，这是我能顺利完成这次报告的主要原因，让我能把课程设计做得更加完善。课程设计这些东西是无法在平时上课的过程中学到的，实践出真知，只有在实践中我们才能更好的学到东西，从而学习更多实用的东西。参考文献1 王毓银.数字电路逻辑设计(第二版)M.北京:高等教育出版社,2012.2 廖裕评,陆瑞强.Tanner Pro集成电路设计与布局实践指导M.北京:科学出版社,2012.3 甘学温,贾嵩,王源等.大规模集成电路原理与设计M.北京:机械工业出版社,2010.4 阎石.数字电子技术基础(第五版)M.北京:高等教育出版社,2010.