微机原理复习题及答案.doc
2013年微机原理复习试题一、 选择题1、DMAC向CPU发出请求信号，CPU响应并交出总线控制权后将（3)。 反复执行空操作,直到DMA操作结束 进入暂停状态, 直到DMA操作结束 进入保持状态, 直到DMA操作结束 进入等待状态, 直到DMA操作结束2、有一个实时数据采集系统，要求10ms进行一次数据采集，然后进行数据处理及显示输出，应采用的数据传送方式为（3）。 无条件传送方式 查询方式 中断方式 直接存储器存取方式3、在数据传送过程中，数据由串行变并行，或由并行变串行的转换可通过（3）来实现。 计数器 寄存器 移位寄存器 D触发器4、8088 CPU输入/输出指令可寻址外设端口的数量最大可达（4）个。 128 256 16K 64K5、CPU响应中断后，通过（4）完成断点的保护。 执行开中断指令 执行关中断指令 执行PUSH指令 内部自动操作6、并行接口芯片8255A具有双向数据传送功能的端口是（1）。 PA口 PB口 PC口 控制口7、8088CPU处理动作的最小时间单位是（2）。 指令周期 时钟周期 机器周期 总线周期8堆栈是内存中（3）。 先进先出的ROM区域 后进先出的ROM区域 先进先出的RAM区域 后进先出的RAM区域9、计算机中广泛应用的RS-232C实质上是一种（4）。 串行接口芯片 串行通信规程（协议） 串行通信接口标准 系统总线标准10、高速缓冲存储器（CACHE）一般是由（1）芯片组成。 SRAM DRAM ROM EPROM11、鼠标器是一种（3）。 手持式的作图部件 手持式的光学字符识别设备 手持式的座标定位部件 手持式扫描器12、传送速度单位“bps”的含义是（2）。 bytes per second bits per second baud per second billion bytes per second13、在以查询方式与I/O端口交换数据时，外设准备好的状态信息是通过（）提供给CPU进行查询的。 数据总线 地址总线 控制总线 中断请求线14、CPU与某个外设交换信息时，通常需要有以下一些信号（）。 数字量，开关量，状态信号 数据，控制，状态 模拟量，控制，状态信号 模拟，数字，状态信号15、在DMA工作方式时，CPU交出总线控制权，而处于（）状态。 等待 暂停 保持 中断处理16、8088/8086CPU有一个与存储器完全独立的空间供连接输入/输出(I/O)设备使用，占有的I/O地址空间最大可达（）。 256字节 512字节 64K字节 128K字节17、在用端口寻址方式寻址外设的CPU中，区分对外设还是对内存操作是由( )决定的。 软件包 数据线 控制线 地址线18、8088/8086在响应可屏蔽中断请求时（）。 INTA输出一个负脉冲，将中断类型码从AD0AD7读入 INTA输出两个负脉冲，在第二个负脉冲时读取中断类型码 INTA输出一个负脉冲后，进行一次I/O读周期，读取中断类型码 INTA输出一个负脉冲，同时提供I/O读控制信号，读中断类型码19、并行接口芯片8255A工作于选通方式时，通常作为控制和状态的端口是（）。 PA口 PB口 PC口 控制口20、CPU对两个无符号8位二进制数进行减法运算后，结果为00001101；且进位位为“1”，溢出位为“1”，符号位为“0”，此结果的十进制数应为（） 13 -13 -243 溢出21、堆栈是用于（）。 存放CPU寄存器的内容 数据高速存取 存放常数表格 存放常用子程序22、8088/8086CPU中程序计数器（PC）中存放的是（）。 指令 指令地址 操作数 操作数地址23、CPU用减法指令对两个补码表示的带符号数6BH（被减数）和0C7H（减数）进行减法运算后，标志位CF、SF和OF分别为（）。 0，0，0 0，1，1 1，0，0 1，1，124、串行接口芯片8251A在接收过程中，通常用以向CPU申请中断是引脚（）。 DCR TXRDY RXD RXRDY25、在DMA控制方式下由（ 4）控制数据传送。 CPU 软件 存储器管理部件 专用硬件控制器26、在微型机中，往往将外设的状态作为一种数据输入，CPU的控制命令作为一种数据输出，为了将控制、状态与数据信息区分开，往往采用（ 3）进行分别传送。 不同的信号线 不同的控制开关 不同的端口地址 不同的中断服务子程序27、CPU响应DMA请求后，由于（3），所以，一旦DMA结束，CPU可以立即继续执行原程序。 IP内容进栈受保护 IP和所有寄存器内容进栈受保护 . CPU进入保持状态，IP和所有寄存器内容保持不变 IP内容进栈保护，所有寄存器内容因CPU进入保持状态保持不变28、系统有多个中断源，而只有单一中断请求线的情况下，为了能处理多重中断流程，在保护现场和中断服务之间必须加入（4）。 屏蔽本级中断 屏蔽低级中断 屏蔽本级和低级中断 屏蔽本级和低级中断，并开中断29、当多个外设同时产生中断时，CPU响应中断的顺序受（4）的影响。 中断优先级 中断允许标志 中断屏蔽码 中断优先级和中断屏蔽码30、异步串行传送的8位数为33H时，采用偶校验位1位，停止位1位，则串行口发送的幀信息为（2）。 00011001101 10001100110 01100110001 0011001100131、指令周期是指（2）。 CPU从主存中取出一条指令的时间 CPU执行一条指令的时间 CPU主频的倒数 CPU主存中取出一个字节的时间32、PentiumII是带MMX技术的Pentium芯片，这里MMX技术是指（1）。 多媒体技术 多工作模式技术 多路调制技术 多存储管理技术 33、CD-ROM光盘用表面的（1）来表示“0”和“1”。 有无凹坑 粗线不等 材料不同 有无通孔34、若（AL）=0C6H，（CL）=03H，执行指令SAR AL，CL后，AL的内容为（4）。 18H 28H 48H 0F8H35、当CPU与外设工作不同步的情况下，只能采用（2）数据传送方式。 无条件 程序查询 DMA CPU与内存36、在用发光二极管（LED）作为微机的输出设备时，通常采用（1）输出信息。 无条件方式 查询方式 中断方式 DMA方式37、当采用（1）输入操作情况下，除非计算机等待数据准备好，否则无法传送数据给计算机。 无条件传送方式 程序查询方式 中断方式 DMA方式38、在大部分微型机中，往往将外设的状态作为一种数据输入，CPU的控制命令作为一种数据输出。为了将控制信息、状态信息与数据信息区分开，往往采用（3）进行分别传送。 不同的信号线 不同的控制开关 不同的端口地址 不同的中断服务子程序39、8088CPU在最小模式下对I/O进行读操作时，有效控制信号为（3）。 RD低电平，WR三态，IO / M低电平 RD三态，WR低电平，IO / M高电平 RD低电平，WR三态，IO / M高电平 RD三态，WR低电平，IO / M低电平40、24根地址线的寻址范围为（4）字节。 64K 1M 4M 16M41、在主存储器和CPU之间增设高速缓冲存储器Cache的目的是（2）。 扩大主存储器的容量 解决CPU与主存储器之间的速度匹配问题 扩大CPU中通用寄存器的数量 既扩大主存储器的容量又扩大CPU中通用寄存器的数量42、运算器的核心部件是（4）。 加法器 累加寄存器 多路开关 算逻运算单元43、若（AL）=84H，执行指令XOR AL, AL后，AL的内容为（3）。 84H 7BH 00H 48H44、在串行数据通信接收端安装MODEM是为了（4）。 把并行数据转换成串行数据 把串行数据转换成并行数据 把数字信号转换成模拟信号 把模拟信号转换成数字信号45、8088/8086 CPU响应一个可屏蔽硬件中断的条件是( 4)。 IF=0，INTR=0 IF=0，INTR=1 IF=1，INTR=0 IF=1, INTR=146、直接存储器存取方式是一种由（3）执行I/O交换的传送方式。 程序 软件 硬件 中断47、在寄存器AX、BX中有两个带符号数A、B，利用CMP AX, BX指令比较两者的大小，若AB，则标志位的状态应是（1）。 OF=1，SF=1 OF=0，SF=1 OF=1，SF=0 CF=1，SF=048、当用多片8259A可编程中断控制器级联时，最大可构成（2）级优先中断管理系统，而无须外加电路。 32 64 128 25649、8086/8088 CPU经加电复位后，执行第一条指令的地址是（ 3）。 00000H FFFFFH FFFF0H 0FFFFH 50、在用端口寻址方式寻址外设的CPU中，区分对外设还是对内存操作是由(3)决定的。 软件包 数据线 控制线 地址线51、CPU响应中断后，通过（4）完成断点的保护。 执行开中断指令 执行关中断指令 执行PUSH指令 内部自动操作52、常用的虚拟存储系统由（1）两级存储器组成 主存辅存 CACHE主存 CACHE辅存 通用寄存器主存53、RS-232C标准规定其逻辑“1”电平为（3）。 -5V0V 0V+5V -3V-25V +3V+15V54、8088CPU输入/输出指令可寻址外设端口的数量最大可达（4）个。 128 256 16K 64K55、用减法指令对两个补码表示的常数C7H（被减数）和6BH（减数）进行减法运算后，进位位CF，符号位SF，溢出位OF分别为（2）。 1，0，0 0，0，1 0，1，0 0，0，056、Cache主存层次是为了弥补（1）。 主存速度的不足 外存速度的不足 主存容量的不足 主存速度和容量的不足57、若现堆栈的栈顶地址为1782H：0F20H现从堆栈中弹出了2个字的数据后，则SS和SP的内容为（2）。 1782H和0F22H 1782H和0F24H 1782H和0F1CH 1782H和0F1EH58、8088/8086CPU在响应8259的中断过程中，连续执行两个INTA中断响应周期，第二个中断响应周期是（3）。 读取8259中OCW3的内容 读取8259中断屏蔽寄存器的内容 读取中断类型码 清除中断申请寄存器IRRi 59、常用的模/数转换的方法有下列四种，若要求转换速度不高而抗干扰性能好，则应采用（2）。 计数器式ADC 双积分式ADC 逐次逼近式ADC 高速并行转换式ADC60、一个有16个字的数据区，它的起始地址为70A0H：9DF6H，它的最后一个字的存储单元的物理地址是（2）。 10E96H 7A814H 7A818H 10EB6H61、8086CPU通过（A ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX指令时，该信号线为（ B ）电平。（1） A. M/ B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS62、n+1位有符号数x的补码表示范围为（B）。 A. 2n < x < 2n B. 2n x 2n -1 C. 2n -1 x 2n-1 D. 2n < x 2n63、若要使寄存器AL中的高4位不变，低4位为0，所用指令为（ B ）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH64、下列MOV指令中，不正确的指令是（ D）。 A. MOV AX, BX B. MOV AX, BX C. MOV AX, CX D. MOV AX, CX 65、中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址 （ C）开始的4个存贮单元内。 A. 00017H B. 00068H C. 0005CH D. 0005EH66、条件转移指令JNE的条件是（C）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=167、 在8086/8088 CPU中，一个最基本的总线读写周期由（ C ）时钟周期(T状态)组成，在T1状态，CPU往总线上发 （B）信息。 A. 1个 B. 2个 C. 4个 D. 6个 A. 数据 B . 地址 C. 状态 D. 其它 68、 8086有两种工作模式, 最小模式的特点是（A ）,最大模式的特点是 （C）。 A. CPU提供全部控制信号 B. 由编程进行模式设定 C. 不需要8286收发器 D. 需要总线控制器8288 A. M/ 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器8288 D. 适用于单一处理机系统69、在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( B )。 A. 0AH B. 0BH C. 0CH D. 0DH 70、真值超出机器数表示范围称为溢出,此时标志寄存器中的( A )位被置位 A. OF B AF C PF D CF 71、8086 系统中内存储器地址空间为1M,而在进行I/O读写是,有效的地址线是 (B) A . 高16位 B. 低16位 C. 高8位 D. 低8位72、8086 CPU中段寄存器用来存放(C) A. 存储器的物理地址 B. 存储器的逻辑地址 C. 存储器的段基值 D. 存储器的起始地址73、8259A可编程中断控制器的中断服务寄存器ISR用于 ( A) A.记忆正在处理中的中断 B. 存放从外设来的中断请求信号 C.允许向CPU发中断请求 D.禁止向CPU发中断请求74、8253 可编程定时/计数器的计数范围是 (C ) A. 0-255 B. 1-256 C. 0-65535 D. 1-6553675、在8086中,（BX）8282H，且题中指令已在队列中，则执行INC BX指令需要的总线周期数为(C ) A0 B1 C2 D376、8086中，( C ) 组寄存器都可以用来实现对存储器的寻址。A. AX，SI，DI，BX B. BP，BX，CX，DX C. SI，DI，BP，BX D. BX，CX，SI，DI77、微机系统中若用4片8259A构成主、从两级中断控制逻辑，接至CPU的可屏蔽中断请求线INTR上，最多可扩展为(B)级外部硬中断。A. 32 B. 29 C. 28 D. 2478、在8086宏汇编过程中不会产生指令码，只用来指示汇编程序如何汇编的指令是 (B) A. 汇编指令 B. 伪指令 C. 机器指令 D. 宏指令79、连接到64000h-6FFFFh地址范围上的存储器是用8k×8 RAM芯片构成的，该芯片要(B)片。 A.8片 B.6片 C.10片 D.12片80、8086/8088指令OUT 80H，AL表示（C） A. 将80H送给AL B.将80H端口的内容送给AL C. 将AL的内容送给80H端口 D.将AL内容送给80H内存单元81、8086CPU 寻址I/O 端口最多使用( 4 )条地址线。(1)8 (2)10 (3)12 (4)1682、CPU 执行IN 指令时有效的信号组合是( 1 )。(1)RD =0, IO/M=1 (2) RD =0, IO/M=0(3)WR =0, IO/M=1 (4) WR =0, IO/M=083、某计算机的字长是16 位，它的存储器容量是64KB，若按字编址那么它的最大寻址范围是( 2 )。(1)64K 字(2)32K 字(3)64KB (4)32KB84、某一SRAM 芯片的容量是512×8 位，除电源和接地线外，该芯片的其他引脚最少应为( 4 )根。(1)25 (2)23 (3)21 (4)1985、8088/8086 的基本总线周期由( 2 )个时钟周期组成。(1)2 (2)4 (3)5 (4)686、在8086 系统中中断号为0AH，则存放中断向量的内存起始地址为( 2 )。(1)0AH (2)28H (3)4AH (4)2AH87、采用两片8259A 可编程中断控制器级联使用，可以使CPU的可屏蔽中断扩大到( 1 )。(1)15 级(2)16 级(3)32 级(4)64 级88、当IF=0，8088/8086CPU 不响应( 2 )中断请求。(1)INT N (2)INTR (3)NMI (4)INTO89、8253 可编程定时器/计数器中，其二进制的最大计数初值为( 3 )。(1)65536 (2)7FFFH (3)0000H (4)FFFFH90、8086/88CPU 在响应中断时要执行( 2 )个中断响应周期。(1)1个(2)2个(3)3个(4)4个91、中断向量表是存放( 2 )的存储区域.(1)中断类型号(2)中断服务程序入口处地址(3)中断断点地址(4)程序状态字92、INT8255 中可用置位/复位控制字对( 3 )的各位进行按位操作以实现某些控制功能。(1)A 口(2)B 口(3)C 口(4)数据总线缓冲器93、RS-232C 标准规定信号“0”和“1”的电平是( 3 )。(1)0V 和+3V+15V (2)-3V-15V 和0V(3) +3V 至+15V 和-3V-15V (4)+3V+15V 和-0V94、对于开关型设备的控制，适合采用的I/O 传送方式是( 1 )。(1)无条件(2)查询(3)中断(4)DMA95、传送数据时，占用CPU时间最长的传送方式是（1 ）。（1）查询（2）中断（3）DMA （4）IOP96、既然是在数据传输率相同的情况下，那么，又说同步字符传输速度要高于异步字符传输其原因是（ 2 ）。（1）发生错误的概率少（2）附加位信息总量少（3）双方通信同步（4）字符之间无间隔97、巳知DRAM2118 芯片容量为16K×1 位, 若组成64KB 的系统存储器,则组成的芯片组数和每个芯片组的芯片数为( 4 ).(1)2 和8 (2)1 和16 (3)4 和16 (4)4 和898、INT 8259 中断屏蔽寄存储器的作用是( 2 ).(1)禁止CPU 响应外设的中断请求(2)禁止外设向CPU 发中断请求(3)禁止软中断请求 (4)禁止NMI 中断请求99、在正常EOI 方式下, 中断结束命令是清除( 2 )中的某一位.(1)IRR (2)ISR (3)IMR (4)程序状态字100、软中断INT N 的优先级排列原则是( 3 ).(1)N 值愈小级别愈高(2)N 值愈大级别愈高 (3)无优先级别(4)随应用而定101、串行异步通信传输的主要特点是( 2 ).(1)通信双方不必同步(2)每个字符的发送是独立的(3)字符之间的传送时间长度应相同(4)字符发送速率由波特率决定102、8 位D/A 转换器的分辨率能给出满量程电压的( 4 ).(1)1/8 (2)1/16 (3)1/32 (4)1/256103、由于8088 外部数据线只有(C)条，所以称为准16 位CPU。A16； B24； C8； D32。104、8088CPU 上READY 信号为下面哪种信号有效？（B）A上升沿； B 高电平； C下降沿； D低电平。105、以下叙述中，不正确的是（A）。A一个指令周期就是一个总线周期；B一个时钟周期也称为一个T 状态；C一个基本总线周期含4 个T 状态；D执行一条指令所需时间为一个指令周期。106、8251 芯片是可编程接口芯片(D)。A、定时器； B、计数器； C、并行通信； D、串行通信。107、采用两片8259A 可编程中断控制器级联使用，最多可以使可屏蔽中断级数扩大到（A）。A15 级； B9 级； C12 级； D64 级。108、采用查询方式来实现输入输出是因为它（C）。A速度最快； BCPU 可以不介入； C实现起来比较容易；D在对多个事件查询工作时，能对突发事件做出实时响应。109、8253 可编程定时器计数器中，采用二进制计数时，其计数器的最大计数初值应设置为（D）A65536； B7FFFH； CFFFFH； D0000H。110、在下面各类总线中，_是一种串行总线接口。（C）ASCSI， BISA； CUSB； DEISA。111、RS232C 标准规定信号“0”和“1”的电平是(B )。A0V 和+3V+15V ； B+3V+15V 和-3V-15V；C-3V-15V 和+3V+15V D-3V-15V 和0V。112、对8259A 进行初始化时，必须设置的两个初始化命令字为：（A）AICW1，ICW2 BICW1，ICW3 CICW1，ICW4 DICW2，ICW4113、一个接口可由（D）组成。A)一个端口B)两个端口 C)一个I/O 地址D)若干个I/O 地址114、微机总线的位数指的是（C）的位数。A)地址线B)控制线C)数据线D)并行线115、输入/输出指的是主机与（B）交换数据。A)存储器B)外设C)键盘D)显示器116、对以下类型的中断，优先级最低的是（C）。A)指令中断B)非屏蔽中断C)可屏蔽中断D)断点中断117、中断控制器8259A 所管理的是（C）。A)指令中断B)非屏蔽中断C)可屏蔽中断D)单步中断118、8086 系列微机的中断向量号越大，则优先级（D）。A)越高B)越低C)相同D)不定119、可编程接口芯片在使用前对它（B），称为初始化编程。A)写操作数B)写控制字C)编接口地址D)设计控制电路120、并行接口没有（D）功能。A)输出锁存B)输入锁存C)模拟量变成数字量D)物理量变成模拟量121、如果减1 计数器的计数初值为10H，则减1 计数器可作为（C）分频计数器用。A)十B)二C)十六D)与计数初值无关122、串行通信的波特率越高，则串行传送数据的速度（B）。A)越慢B)越快C)与波特率无关D)由CPU 速度决定123、CPU 执行OUT DX,AL 指令时，（D）的值输出到地址总线上。A)AL 寄存器B)AX 寄存器C)DL 寄存器D)DX 寄存器124、一个I/O 地址称为一个（B）。A)接口B)端口C)外设D)芯片125、地址译码器的输入端应接到（C）上。A)控制总线B)数据总线C)地址总线D)外部总线126、CPU 响应可屏蔽中断请求时，其中断向量号由（D）提供。A)CPU 内部B)中断指令C)向量号固定D)中断控制器127、8259 工作在全嵌套方式时，（A）引脚的中断源优先级最高。A)IR0 B)IR1C)IR7 D)IR8128、8255 工作在方式0 时，它没有（C）功能。A)输入缓冲B)输出锁存C)电流放大D)总线隔离128、微机系统复位时，CPU 不能响应（B）中断。A)指令中断B)可屏蔽中断C)非屏蔽中断D)断点中断129、定时器/计数器8253 的输出端可产生（C）波形。A)三角波B)正弦波C)方波D)斜波130、对逐步逼近式A/D 转换器，启动一次转换读入多次数字量，则读入的数字量（A）。A)肯定相同B)可能相同C)肯定不同D)可能不同二、填空题1、 CPU在响应中断后，自动关中。为了能实现中断嵌套，在中断服务程序中，CPU必须在保护现场后，开放中断。2、 在计算机运行的过程中，有两股信息在流动，一股是数据，另一股则是控制命令。3、 指令MOV BX，MASKBP是以SS作为段寄存器。4、 指令REPE CMPSB停止执行时，表示找到第一个不相等的字符 或CX=0。5、 设CF=0，（BX）= 7E15H，（CL）= 03H，执行指令 RCL BX，CL后， (BX）=0F0A9H，（CF）= 1，（CL）=3 。6、 在8088 CPU中，一个总线周期是CPU从存储器或I/O端口存取一个字节的时间。7、 8253定时/计数器有3个独立的16位计数器，每个计数器都可按二进制或BCD来计数。要构成一个完整的计算机系统，除了需要基本的计算机硬件系统外，还需要使用和管理计算机的软件。8、利用CMP指令比较两个有符号数的大小时，常用SF和OF标志。9、传送指令MOV AX，2000中对源操作数的寻址方式是直接寻址。10、在8086/8088CPU中，每个总线周期通常由4个状态组成，但在存储器或I/O端口工作速度低的情况下，CPU自动插入TW状态。11、8253定时/计数器是从预置值开始减1计数，故计数器按二进制计100个数回零中断，预置值应为64H。12、当计算机进入DMA方式传送数据时，CPU处于保持状态。13、8259A中断控制器可管理8级外部中断，通过级联可扩展至64级。14、在微型计算机中，外部信息的传送都是通过总线进行的，故微型计算机的外部结构特点是三总线结构15、 字符串传送指令所能传送的数据块的最大长度为64K。16、 传送指令MOV BX，COUNTSIBX中对源操作数的寻址方式是基址+变址。17、 8088CPU对存储器进行读写操作时，在总线周期的T1状态时输出地址信息。18、 半导体存储器从使用功能上可分两大类，用于存放程序或常数的是ROM ,用于存放数据或中间结果的是 RAM 。19、 在微机系统中有多个中断源的情况下，需对每个中断源确定中断优先权20、 若要8255A的PB口以中断方式输出数据，则PB口应被设置为方式1。21、 执行查表指令XLAT前，必须将表首址送BX，指令执行后，查表结果在 AL中。22、 设某个外设的中断类型码为20H，则该外设中断服务程序的入口地址存放的内存单元首址CS= 0000H，IP= 0080H23、 Intel8088是准16位微处理器，它的内部结构是16位的，但数据总线 只有八根。24、 在字符串传送指令中，若要求每一次串操作后，自动增加地址指针，则标志DF=0。25、 指令MUL Sre通常用于 无符号数 的运算，而IMUL Sre通常用于 符号数 的运算。26、 用指令CMP比较两个带符号数A，B的大小时，A>B的条件是 SFOF=0 。27、 在存储器对应的输入/输出方式中，CPU把一个外设端口作为存储器的一个单元来对待。28、 CPU对一个LED显示器电路输出数据可采用 无条件 传送方式。29、 可编程并行接口芯片8255A中有 3 个输入/输出端口。30、 堆栈段的段基值存入 SS 寄存器，段内偏移值存入 SP 寄存器中。31、 8253内部寄存器地址为 4 个I/0端口，其中 3 个是定时/计数通道端口。32、 在8088CPU中，为了减少CPU的等待取指所需的时间，故设置了指令流队列 。33、 执行指令AND AX，AX后，AX中的内容不变，CF=0。34、 在存储器对应的输入/输出方式中，不需要专门的输入输出指令。35、 在8088CPU中，区分对内存还是对I/O操作的控制线是，当该线为高电平时表示对I/O进行读写操作。36、 若（AL）=B3H，（CL）=09H，(CF) =1, 执行指令RCR AL，CL后，（AL）= B3H，（CF）= 1 。37、 8086/8088 CPU在执行指令 OUT 6CH， AL时，除了在地址线上送出端口地址信息外，相应的控制线为低电平，为高电平。38、 当CPU响应外设提出的中断申请后，除了要保护现场及转向中断服务程序入口地址外，还必须清除中断请求触发器。39、 8255A的PA端口，PB端口工作于选通方式时，这两个端口的选通控制线是由PC口提供的。 40、某存贮器单元的实际地址为2BC60H，该单元在段地址为2AFOH中的偏移地址是0D60H 。 41、 8086 CPU复位后，寄存器中的值将进入初始态，问(CS)= 0FFFFH(IP)= 0000H，(DS)= 0000H。42、 8086/8088 CPU内部结构按功能分为两部分,即接口部件BIU 和执行部件EU。43、CPU对外设进行数据传送的方式有几种，即查询方式，中断方式，或DMA方式。44、CPU从主存取一条指令并执行该指令的时间称为指令周期, 它通常用若干个总线周期来表示,而后者又
