第12章-集成逻辑门电路课件.ppt

一.按采用的半导体器件分类：,1.按采用的半导体器件分,I2L电路：集成注入逻辑门,CMOS电路,NMOS电路,PMOS电路,ECL电路：射极耦合逻辑门,HTL电路,TTL电路：晶体管晶体管逻辑门,MOS型集成电路,双极型集成电路,12.1 数字集成电路的分类,二.按集成度（单个芯片所含门的个数）区分：,1.小规模集成电路SSI（Small Scale Integration，100门以下/片）,2.中规模集成电路MSI（Medium Scale Integration，100999门/片）,3.大规模集成电路LSI（Large Scale Integration，100099999门/片）,4.超大规模集成电路VLSI（ery Large Scale Integration,10万门以上/片),三.按数字系统设计方法分类:,1.通用型中规模（MSI），小规模（SSI）集成逻辑件。,2.由软件组态的大规模（LSI），超大规模（VLSI）集成 逻辑器件，如微处理器、单片机、通用和专用数字信号处理器等。,3.专用集成电路（ASIC）,全定制,半定制,PLD,PROM,PLA,PAL,GAL,CPLD,FPGA,2023/4/3,4,12.2 半导体器件的开关特性,12.2.1 二极管的开关特性,12.2.2 三极管的开关特性,2023/4/3,5,12.2 半导体器件的开关特性,数字电路中的晶体二极管、三极管和MOS管工作在开关状态。导通状态：相当于开关闭合截止状态：相当于开关断开。,半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。,2023/4/3,6,(1)静态特性：断开时，开关两端的电压不管多大，等效电阻ROFF=无穷，电流IOFF=0。,闭合时，流过其中的电流不管多大，等效电阻RON=0，电压UAK=0。,(2)动态特性：开通时间 ton=0 关断时间 toff=0,理想开关的开关特性：,2023/4/3,7,客观世界中，没有理想开关。乒乓开关、继电器、接触器等的静态特性十分接近理想开关，但动态特性很差，无法满足数字电路一秒钟开关几百万次乃至数千万次的需要。半导体二极管、三极管和MOS管做为开关使用时，其静态特性不如机械开关，但动态特性很好。,2023/4/3,8,12.2.1 二极管的开关特性,1.静态特性及开关等效电路,正向导通时UD(ON)0.7V（硅）0.3V（锗）RD几 几十相当于开关闭合,二极管静态特性是指二极管处于导通和截至两种稳定状态下的特性。,2023/4/3,9,反向截止时反向饱和电流极小反向电阻很大（约几百k）相当于开关断开,2023/4/3,10,图2-2 二极管的开关等效电路(a)导通时(b)截止时,2023/4/3,11,2.动态特性：,动态特性是指二极管在导通与截至两种状态转换过程中的特性，它表现为完成两种状态之间的转换需要一定的时间。,开通时间：从反向截止变为正向导通所需要的时间。反向恢复时间tre：二极管从正向导通到反向截止所需的时间。一般反向恢复时间比开通时间大得多。tre一般为纳秒数量级（通常tre 5ns）。,2023/4/3,12,12.2.2 三极管的开关特性,1.静态特性及开关等效电路,在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。,图2-3三极管的三种工作状态（a）电路（b）输出特性曲线,2023/4/3,13,开关等效电路,(1)截止状态,条件：发射结和集电结均反偏特点：电流约为0,2023/4/3,14,(2)饱和状态,条件：发射结正偏，集电结正偏特点：UBES=0.7V，UCES=0.3V/硅,2023/4/3,15,图2-4三极管开关等效电路(a)截止时(b)饱和时,2023/4/3,16,2.三极管的开关时间（动态特性）,图2-5 三极管的开关时间,2023/4/3,17,(1)开启时间ton 三极管从截止到饱和所需的时间。ton=td+tr td：延迟时间 tr：上升时间,(2)关闭时间toff 三极管从饱和到截止所需的时间。toff=ts+tf ts：存储时间（几个参数中最长的；饱和越深越长）tf：下降时间,toff ton。开关时间一般在纳秒数量级。,2023/4/3,18,门电路的概念：实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等。,分立元件门电路和集成门电路:分立元件门电路：用分立的元件和导线连接起来构成的门电路。简单、经济、功耗低，负载差。集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来，便构成了集成门电路。现在使用最多的是CMOS和TTL集成门电路。,12.3 逻辑门电路,2023/4/3,19,12.3.1 二极管与门电路,1.电路,2.工作原理,A、B为输入信号（高电平+3V或低电平0V）F 为输出信号 VCC+5V,表2-1电路输入与输出电压的关系,2023/4/3,20,用逻辑1表示高电平（此例为+2.3V）用逻辑0表示低电平（此例为0.7V）,3.逻辑赋值并规定高低电平,4.真值表,可见实现了与逻辑,2023/4/3,21,5.逻辑符号6.工作波形(又一种表示逻辑功能的方法）7.逻辑表达式FA B,图2-6 二极管与门（a）电路（b）逻辑符号（c）工作波形,2023/4/3,22,12.3.2 二极管或门电路,1.电路,2.工作原理,A、B为输入信号（+3V或0V）F为输出信号,2023/4/3,23,4.真值表,可见实现了或逻辑,3.逻辑赋值并规定高低电平,用逻辑1表示高电平（此例为+2.3V）用逻辑0表示低电平（此例为0V）,2023/4/3,24,图2-7 二极管或门（a）电路（b）逻辑符号（c）工作波形,5.逻辑符号6.工作波形7.逻辑表达式FA+B,2023/4/3,25,12.3.3 关于高低电平的概念及状态赋值,电位指绝对电压的大小；电平指一定的电压范围。高电平和低电平：在数字电路中分别表示两段电压范围。例：上面二极管与门电路中规定高电平为2.3V，低电平0.7V。又如，TTL电路中，通常规定高电平的额定值为3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算作低电平。,1.关于高低电平的概念,2023/4/3,26,2.逻辑状态赋值,在数字电路中，用逻辑0和逻辑1分别表示输入、输出高电平和低电平的过程称为逻辑赋值。经过逻辑赋值之后可以得到逻辑电路的真值表，便于进行逻辑分析。,2023/4/3,27,12.3.4 非门（反相器）,图2-8 非门(a)电路（b）逻辑符号,1.电路,2.工作原理,A、B为输入信号（+3V或0V）F为输出信号,2023/4/3,28,3.逻辑赋值并规定高低电平,用逻辑1表示高电平（此例为+2.3V）用逻辑0表示低电平（此例为0.7V）,4.真值表,2023/4/3,29,12.3.5 关于正逻辑和负逻辑的概念,正逻辑体系：用1表示高电平，用0表示低电平。负逻辑体系：用1表示低电平，用0表示高电平。,1.正负逻辑的规定,2.正负逻辑的转换,对于同一个门电路，可以采用正逻辑，也可以采用负逻辑。本书若无特殊说明，一律采用正逻辑体制。同一个门电路，对正、负逻辑而言，其逻辑功能是不同的。,2023/4/3,30,正与门相当于负或门,二极管与门电路,2023/4/3,31,12.3.6 TTL集成逻辑门电路,2023/4/3,32,1 TTL与非门工作原理,输入端至少有一个接低电平,0.3V,3.6V,3.6V,1V,3.6V,T1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.,5-0.7-0.7=3.6V,Vb1=1V,所以T2、T5截止,VC2Vcc=5V,T3：饱和状态。T4：放大状态。电路输出高电平为：,5V,2023/4/3,33,输入端全为高电平,3.6V,3.6V,2.1V,0.3V,T1:Vb1=Vbc1+Vbe2+Vbe5=0.7V3=2.1V,因此输出为逻辑低电平VOL=0.3V,3.6V,发射结反偏而集电极正偏.处于倒置放大状态,T2：饱和状态,T3：Vc2=Vces2+Vbe51V，使T3导通，Ve3=Vc2-Vbe3=1-0.70.3V，使T4截止。,T5：饱和状态，,1 TTL与非门工作原理,2023/4/3,34,1 TTL与非门工作原理,输入端全为高电平，输出为低电平,输入至少有一个为低电平时，输出为高电平,由此可见电路的输出和输入之间满足与非逻辑关系,2023/4/3,35,2 主要外部特性参数,TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延和空载功耗等。(1)输出高电平VOH：输出高电平VOH是指至少有一个输入端接低电平时的输出电平。VOH的典型值是3.6V。产品规范值为VOH2.4V。(2)输出低电平VOL：输出低电平VOL是指输入全为高电平时的输出电平。VOL的典型值是0.3V，产品规范值为VOL0.4V。,2023/4/3,36,(3)开门电平VON：开门电平VON是指在额定负载下，使输出电平达到标准低电平VSL的输入电平，即指确保与非门输出为低电平时所允许的最小输入高电平。它表示使与非门开通的最小输入高电平。VON的产品规范值为VON1.8V。开门电平的大小反映了高电平抗干扰能力，VON 愈小，在输入高电平时的抗干扰能力愈强。(4)关门电平VOFF：关门电平VOFF是指输出空载时，使输出电平达到标准高电平的输入电平，即指确保与非门输出为高电平时所允许的最大输入低电平。它表示使与非门关断所允许的最大输入低电平。VOFF 的产品规范值VOFF0.8V。关门电平的大小反映了低电平抗干扰能力，VOFF越大，在输入低电平时的抗干扰能力越强。,2023/4/3,37,(5)扇入系数Ni：扇入系数Ni是指与非门允许的输入端数目。一 般Ni为25，最多不超过8。当应用中要求输入端数目 超过Ni时，可通过分级实现的方法减少对扇入系数的要求。(6)扇出系数N0：扇出系数N0是指与非门输出端连接同类门的最多个数。它反映了与非门的带负载能力，一般N08。扇入和扇出是反映门电路互连性能的指标。(7)输入短路电流IIS：输入短路电流IIs是指当与非门的某一个输入端接地而其余输入端悬空时，流过接地输入端的电流。在实际电路中，IIS是流入前级与非门的灌电流，它的大小将直接影响前级与非门的工作情况。输入短路电流的产品规范值IIS1.6mA。,2023/4/3,38,(8)高电平输入电流IiH：高电平输入电流IiH是指某一输入端接高电平，而其他输入端接地时，流入高电平输入端的电流，又称为输入漏电流。一般IiH50A。(9)平均传输延迟时间tpd:平均传输延迟时间tpd 是指一个矩形波信号从与非门输入端传到与非门输出端(反相输出)所延迟的时间。通常将从输入波上沿中点到输出波下沿中点的时间延迟称为导通延迟时间tpdL；从输入波下沿中点到输出波上沿中点的时间延迟称为截止延迟时间tpdH。平均延迟时间定义为 tpd=(tpdL+tpdH)/2 平均延迟时间是反映与非门开关速度的一个重要参数。Tpd 的典型值约10ns，一般小于40ns。,2023/4/3,39,(10)空载功耗P：空载功耗是当与非门空载时电源总电流ICC和电源电压UCC的乘积。输出为低电平时的功耗称为空载导通功耗PON，输出为高电平时的功耗称为空载截止功耗POFF，PON大于POFF。平均功耗 P=(PON+POFF)/2 一般P50mW,如74H系列门电路平均功耗为22mW。,2023/4/3,40,3.TTL与非门集成电路芯片TTL与非门集成电路芯片种类很多，常用的TTL与非门集成电路芯片有7400和7420等。7400的引脚分配图如图(a)所示；7420的引脚分配图如图(b)所示。图中，UCC为电源引脚，GND为接地脚，NC为空脚。,2023/4/3,41,TTL门电路中的非门、或非门、与或非门、异或门、同或门等，,自学,4.其它类型的TTL门电路,2023/4/3,42,12.3.7 两种特殊的门电路1 集电极开路门（OC门）,为何要采用集电极开路门呢？,推拉式输出电路结构存在局限性。输出端不能并联使用。若两个门的输出一高一低，当两个门的输出端并联以后，必然有很大的电流同时流过这两个门的输出级，而且电流的数值远远超过正常的工作电流，可能使门电路损坏。而且，输出端也呈现不高不低的电平，不能实现应有的逻辑功能。集电极开路门（简称OC门）就是为克服以上局限性而设计的一种TTL门电路。,2023/4/3,43,图2-18推拉式输出级并联的情况,不高不低的电平：1/0?,2023/4/3,44,(1)电路结构：输出级是集电极开路的。,1集电极开路门的电路结构,(2)逻辑符号：用“”表示集电极开路。,图2-19 集电极开路的TTL与非门（a）电路（b）逻辑符号,集电极开路,2023/4/3,45,(3)工作原理：,当VT3饱和，输出低电平UOL0.3V；当VT3截止，由外接电源E通过外接上拉电阻提供高电平UOHE。因此，OC门电路必须外接电源和负载电阻，才能提供高电平输出信号。,2023/4/3,46,(1)OC门的输出端并联，实现线与功能。RL为外接负载电阻。,图2-20 OC门的输出端并联实现线与功能,2.OC门的应用举例,2023/4/3,47,图2-21用OC门实现电平转换的电路,（2）用OC门实现电平转换,2023/4/3,48,2 三态输出门电路（TS门）,三态门电路的输出有三种可能出现的状态：高电平、低电平、高阻。,何为高阻状态？,悬空、悬浮状态，又称为禁止状态。测电阻为，故称为高阻状态。测电压为0V，但不是接地。因为悬空，所以测其电流为0A。,2023/4/3,49,(1)电路结构：增加了控制输入端（Enable）。,1三态门的电路结构,(2)工作原理：,2023/4/3,50,1,0,导通,1.0V,1.0V,截止,截止,悬空,2023/4/3,51,控制端高电平有效的三态门,(2)逻辑符号,控制端低电平有效的三态门,用“”表示输出为三态。,2023/4/3,52,2三态门的主要应用实现总线传输,要求各门的控制端EN轮流为高电平，且在任何时刻只有一个门的控制端为高电平。,图2-23 用三态门实现总线传输,如有8个门，则8个EN端的波形应依次为高电平，如下页所示。,2023/4/3,53,2023/4/3,54,一 CMOS反相器,二 其它类型的CMOS门电路,12.3.8 CMOS 门电路,2023/4/3,55,MOS门电路：以MOS管作为开关元件构成的门电路。MOS门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。,12.3.8 CMOS 门电路,2023/4/3,56,一 CMOS反相器,1MOS管的开关特性,MOS管有NMOS管和PMOS管两种。当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管(意为互补)。MOS管有增强型和耗尽型两种。在数字电路中，多采用增强型。,2023/4/3,57,图2-24 NMOS管的电路符号及转移特性(a)电路符号（b）转移特性,D接正电源,（1）NMOS管的开关特性,2023/4/3,58,图2-25 PMOS管的电路符号及转移特性(a)电路符号（b）转移特性,D接负电源,（2）PMOS管的开关特性,2023/4/3,59,图2-26 CMOS反相器,PMOS管,负载管,NMOS管,驱动管,开启电压|UTP|=UTN，且小于VDD。,2CMOS反相器的工作原理（1）基本电路结构,2023/4/3,60,（2）工作原理,图2-26 CMOS反相器,UIL=0V,截止,导通,UOHVDD,当uI=UIL=0V时，VTN截止，VTP导通，uO=UOHVDD,2023/4/3,61,图2-26 CMOS反相器,UIH=VDD,截止,UOL 0V,当uI=UIH=VDD，VTN导通，VTP截止，uO=UOL0V,导通,2023/4/3,62,（3）逻辑功能实现反相器功能（非逻辑）。,（4）工作特点VTP和VTN总是一管导通而另一管截止，流过VTP和VTN的静态电流极小（纳安数量级），因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的优点之一。,2023/4/3,63,二 其它类型的CMOS门电路,负载管串联（串联开关）,1 CMOS或非门,驱动管并联（并联开关）,图2-28 CMOS或非门,A、B有高电平，则驱动管导通、负载管截止，输出为低电平。,1,0,截止,导通,2023/4/3,64,该电路具有或非逻辑功能,即,当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。,0,0,截止,导通,1,2023/4/3,65,图2-29 CMOS与非门,该电路具有与非逻辑功能，即,2 CMOS与非门,负载管并联（并联开关）,驱动管串联（串联开关）,2023/4/3,66,3 CMOS传输门,图2-30 CMOS传输门（a）电路（b）逻辑符号,