第七～九讲-----总线接口模块的设计要点课件.ppt
2023/4/3,1,第七章较复杂时序逻辑电路设计实践,概述1.一个简单的状态机设计序列检测器序列检测器就是将一个指定的序列从数字码流中识别出来。本例中，我们将设计一个“10010”序列的检测器。设X为数字码流输入，Z为检出标志输出，高电平表示“发现指定序列”，低电平表示“没有发现指定序列”。考虑码流为“110010010000100101”，则如表所示。,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,2,西安电子科技大学 雷达信号处理国防科技重点实验室,第七章较复杂时序逻辑电路设计实践序列检测器设计,2023/4/3,3,西安电子科技大学 雷达信号处理国防科技重点实验室,第七章较复杂时序逻辑电路设计实践序列检测器设计,2023/4/3,4,Module seqdet(x,z,clk,rst);Input x,clk,rst;Output z;Reg2:0 state;A=3d1,Wire z;Parameter IDLE=3d0,A=3d1,B=3d2,C=3d3,D=3d4,E=3d5,F=3d6,G=3d7,Assign z=(state=D,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,5,E:if(x=0)state=C;else state=A;F:if(x=1)state=A;else state=B;G:if(x=1)state=F;else state=G;default:state=IDLE;endcaseendmodule,西安电子科技大学 雷达信号处理国防科技重点实验室,第七章较复杂时序逻辑电路设计实践序列检测器设计,2023/4/3,6,西安电子科技大学 雷达信号处理国防科技重点实验室,较复杂时序逻辑电路设计实践序列检测器设计,2023/4/3,7,设计两个可综合的电路模块:第一个模块能把4位的平行数据转换为符合以下协议的串行数据流，数据流用scl和sda两条线传输，sclk为输入的时钟信号，data3:0为输入数据，d_ena为数据输入的使能信号。第二个模块能把串行数据流内的信息接收到，并转换为相应16条信号线的高电平，即若数据为1，则第一条线路为高电平，数据为n，则第N条线路为高电平。,第七章较复杂时序逻辑电路设计实践 2.并行数据流转换为一种特殊串行数据流模块的设计。,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,8,通信协议：scl为不断输出的时钟信号，如果scl为高电平，sda由高变低，串行数据流开始；如果scl为高电平时，sda由低变高，串行数据结束。sda信号的串行数据位必须在scl为低电平时变化，若变为高则为1，否则为0。,第七章较复杂时序逻辑电路设计实践 2.并行数据流转换为一种特殊串行数据流模块的设计。,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,9,复杂数字系统设计实践之一,第8章讲 I2C总线接口模块的设计,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,10,1.二线制 I2C CMOS串行EEPROM的简介,串行EEPROM一般具有两种写入方式，一种是字写入方式，还有一种是页写入方式，允许在一个周期内同时对一个字到一页的若干字节进行编程写入。一页的大小取决于芯片内页寄存器的大小。在这里只编写串行EEPROM的一个字的写入和读出方式的Verilog HDL的行为模型代码。,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,11,2.总线特征介绍,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,12,西安电子科技大学 雷达信号处理国防科技重点实验室,2.I2C总线特征介绍,2023/4/3,13,西安电子科技大学 雷达信号处理国防科技重点实验室,3.二线制I2C CMOS 串行EEPROM的写操作,2023/4/3,14,3.二线制I2C CMOS 串行EEPROM的读操作,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,15,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,16,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,17,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,18,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,19,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,20,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,21,西安电子科技大学 雷达信号处理国防科技重点实验室,EEPROM的Verilog HDL程序,2023/4/3,22,简化的RISC_CPU设计,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,23,简化的RISC_CPU设计,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,24,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,25,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,26,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,27,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,28,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,29,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,30,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,31,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,32,西安电子科技大学 雷达信号处理国防科技重点实验室,简化的RISC_CPU设计,2023/4/3,33,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,34,西安电子科技大学 雷达信号处理国防科技重点实验室,2023/4/3,35,祝各位同学学好用好Verilog HDL,祝大家在工作中取得巨大成就,祝大家在考试中取得好成绩,西安电子科技大学 雷达信号处理国防科技重点实验室,
