第三章---组合逻辑电路课件.ppt

本章要求,理解组合逻辑电路的特点及组合逻辑电路分析、设计的一般原则；熟练掌握组合逻辑电路的分析方法与设计方法。掌握常用组合逻辑电路（编码器、译码器、数据选择器、加法器）的逻辑功能及使用方法；熟悉掌握利用中规模集成译码器和数据选 择器实现一般组合逻辑函数的方法。了解组合逻辑电路中的竞争冒险现象的产生原因及消除方法。,组合逻辑电路的特点（1）,输出函数的一般逻辑表达式：,组合逻辑电路的结构,多输入、多输出电路,各输出函数仅由输入确定，彼此相互独立,3.1 组合逻辑电路的特点,组合逻辑电路的特点（2）,组合逻辑电路的两个特点：,（2）在信号关系上，电路的输出只与电路当前的输入有关，与输入加入前的状态无关。,（1）在电路结构上，组合逻辑电路中不存在输出与 输入之间的反馈；,组合逻辑电路的构成：,（1）由SSI集成门芯片构成,（2）由MSI常用集成组合逻辑芯片构成,组合逻辑电路的分析（1）,分析要求：,已知电路结构,（输入输出逻辑关系）,分析步骤：,由逻辑图得出逻辑函数表达式，并化简；,列真值表；,分析逻辑功能。,（逻辑图）,求电路的功能,3.2 组合逻辑电路分析与设计方法,组合逻辑电路的分析（2）,求如图所示电路输入与输出的逻辑关系。,解：,由电路的输入开始，逐级写出输出函数,例1,组合逻辑电路的分析（3）,例2：分析如图所示电路的逻辑功能,解：,写出输出函数式,列真值表,A B C,F,0 0 0,1,0 0 1,0,0 1 0,0,0 1 1,0,1 0 0,0,1 0 1,0,1 1 0,0,1 1 1,1,分析电路功能,组合逻辑电路的分析（4）,例3：图示电路中A、B是数据输入端，K是控制输入端，试分析在控制输入的不同取值下，数据输入A、B和输出间的关系。,写出输出函数式,解：,K A B,0,0 0,0 1,1 0,1 1,1,1,1,1,1,1,1,1,1,1,1,1,1,0 0,0 1,1 0,1 1,1,0,1,1,1,0,0,1,1,1,0,1,一位二进制数的比较器；,低电平有效,组合逻辑电路的设计（1）,设计要求：,设计步骤：,根据功能列出真值表；,写出逻辑函数表达式，化简；,画逻辑电路图。,根据逻辑功能，进行逻辑抽象,即说明逻辑变量，并对变量赋值；,组合逻辑电路的设计（2）,例1：设计一个监视交通信号灯工作状态的逻辑电路。,电路由 红、黄、绿三盏灯组成。正常工作时，任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用“与非”门实现）,解：,逻辑抽象,（分别表示红、黄、绿三盏灯）,输入变量：,A、B、C,“1”：灯亮,“0”：灯不亮,输出变量：,F,（表示报警与否）,“1”：报警,“0”：不报警,A B C,F,0 0 0,1,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,组合逻辑电路的设计（3）,写出逻辑函数式,1,1,1,1,1,逻辑图,组合逻辑电路的设计（4）,例2：分别用“或非”门和“异或”门实现一个组合电路，该电路输入,为三位二进制ABC，输出为F。其功能是：输入的三位数码中,有奇数个“1”时，电路的输出为1，否则为0。,解：,（1）分析设计要求，列出真值表,A B C,F,0 0 0,0,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,（2）由真值表得逻辑表达式,1,1,1,1,组合逻辑电路的设计（5）,用“或非”门实现,用“异或”门实现,组合逻辑电路的设计（6）,例3：有一火灾报警系统,设有烟感,温感和紫外光感三种不同类型的火灾探测器.为了防止误报警,只有当其中有两种或两种 类型以上的探测器发出火灾探测信号时,报警系统才产生报警控制信号,试设计产生报警控制信号的电路。最少的“与非”门实现电路（要求电路最简）。,解：,逻辑抽象,（分别表示烟感、温感和紫外光）,输入变量：,A、B、C,“1”：发出火灾探测信号,“0”：未发出火灾探测信号,输出变量：,F,（表示报警与否）,“1”：报警,“0”：不报警,A B C,F,0 0 0,0,0 0 1,0,0 1 0,0,0 1 1,1,1 0 0,0,1 0 1,1,1 1 0,1,1 1 1,1,用画卡诺图化简,F=AC+BC+AB,写出最简“与或”式,组合逻辑电路的设计（7）,用与非门实现逻辑电路,组合逻辑电路的设计（8）,编码器（Encoder)（1）,编码器的功能,能够实现用二进制代码表示各种符号、数字和信息这一编码过程的电路。,编码器的结构,一般编码器的输入端数远大于输出端数,3.3 常用集成组合逻辑电路,编码器（2）,编码器,二进制编码器,二-十进制编码器,普通二-十进制编码器,优先二-十进制编码器,普通二进制编码器,优先二进制编码器,编码器的分类,编码器（3）,普通二进制编码器,设有4个信号Y0、Y1、Y2、Y3要用二进制代码来表示，编码规则为,要求设计该编码器。,（1）说明变量,输入变量：,Y0、Y1、Y2、Y3,0：信号不出现,1：信号出现,输出变量：,B、A,Y0Y1Y2Y3,BA,两位二进制代码,（2）列出真值表,不允许两个或两个以上的信号同时出现。,编码器（4）,（3）写出输出函数表达式,BA=00,为隐含变量,（4）画逻辑图,编码器（5）,Y3 Y2 Y1 Y0 B A,0 0 0 1 0 0,0 0 1 0 0 1,0 1 0 0 1 0,1 0 0 0 1 1,输入 B A,Y0 0 0,Y1 0 1,Y2 1 0,Y3 1 1,编码器（6）,优先二进制编码器,对所有的输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。,0 0 0,0 0 1,0 1,1,编码器（7）,优先二进制编码器74LS148,逻辑符号,功能表,使能输入端，,时芯片工作,使能输出端，,时无有效信号输入,优先标志输出端，,时表明芯片处于工作状态,当输入为0时，表明该信号出现；,输入优先权最高,反码输出,低电平有效,编码器（8）,编码器（9）,编码器的级联,如何用74LS148实现对16个输入信号的优先编码？,编码器（10）,芯片(1)不工作，输出均为“1”,芯片(2)工作,芯片(1)工作,芯片(2)无输入，输出均为“1”,编码器（11）,优先二十进制编码器74LS147,逻辑符号,功能表,低电平有效,译码器（1）,译码,译码器的功能,-编码的逆过程，将代码还原为原意的过程。,-实现译码功能的电路，也称为解码器。,译码器的结构,一般译码器的输入端数远少于输出端数,译码器（2）,译码器,代码变换译码器,-将数字、文字或符号的代码还原成相应数字、文字、符号并显示出来的电路。,变量译码器,，又称为二进制译码器,-将二进制代码还原为原始输入信号；,-用于不同代码之间的相互转换；,显示译码器,译码器的分类,译码器（3）,二进制译码器,以74LS139译码器说明输入与输出的关系,每个输出函数对应输入的一个最小项，因此又称为最小项发生器。,1,0,使能端低电平有效,输出端低电平有效,译码器（4）,二进制译码器74LS138,74LS138功能表,当，时，各输出表达式为,译码器（5）,译码器扩展（级联）,例：由两片74LS138扩展得一个4线-16线译码器,分析如下：,译码器（6）,利用译码器设计电路,例1：试用74LS138实现逻辑函数,解：,已知74LS138逻辑关系为：,当，时，各输出表达式为：,译码器（7）,“1”,“0”,逻辑图,若译码器为高电平有效，应如何实现？,译码器（8）,解：,“1”,“0”,例2：用74LS138实现函数,译码器（9）,利用译码器设计电路的步骤,选择集成二进制译码器,函数变量数=输入二进制代码位数,写出函数的标准“与或”式,若用低电平有效芯片实现“与非-与非”式,确认译码器和门电路输入信号的表达式,译码器输入：函数变量（注意排列顺序）,门电路输入：逻辑函数包括的最小项 所对应的译码器输出,画连线图,译码器（10）,例3：,（1）由题意可得真值表如下：,解：,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,（2）由真值表可得：,译码器（11）,则,同理可得：,令：,（3）变换，用译码器实现,译码器（12）,BCD/十进制译码器,译码器（13）,数字显示译码器,显示译码器可直接用来驱动显示器件，以显示代码所表示的数字、字符等信息。,LED数码管显示器件,译码器（14）,集成译码显示器74LS48,译码器（15）,输入,输出,0 0 0 0,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,0 1 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,显示字符,74LS48 功能表,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,例：某工厂有三个车间，每个车间各需1KW的电力。这三个车间由两台发电机组供电，一台是1KW，另一台是2KW。此三车间经常不同时工作，为了节省能源，又保证电力的供应，试设计一个逻辑电路，能自动完成配电任务。要求：1、用“异或”和“与非”门实现该逻辑电路；2、用3线8线译码器实现电路。,加法器（Adder)（1）,-实现两个二进制数之间的相加运算。,A:1 1 0 1,B:1 0 1 1,1,1,1,被加数,加数,低位进位,0,0,0,1,1,和S,进位C,加法器的功能,0,+,加法器（2）,-不考虑低位进位的一位加法器,一位半加器,被加数A,加数B,和S,进位C,真值表,0 0,0 1,1 0,1 1,0,0,0,0,0,1,1,1,表达式,逻辑图,加法器（3）,-考虑低位进位的一位加法器,一位全加器：,被加数,加数,和,进位,低位进位,设 为被加数、加数及和的第（i)位，为（i）位向（i+1）位的进位，为（i-1）位向（i）位的进位。,真值表,0 0 0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,表达式：,加法器（4）,逻辑图,加法器（5）,多位加法器,例：四位串行进位加法器,结构简单，加数、被加数并行输入，和数并行输出；,各位全加器间的进位需串行传递，速度较慢。,串行进位加法器,并行进位加法器,加法器（6）,例：四位并行进位加法器,各位的进位输出信号只与两个相加数有关，而与低位进位信号无关。,加法器（7）,例1：设计一位全减器，并利用全加器实现。,全减器,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,1,1,1,1,1,0,0,1,0,0,0,0,1,1,真值表如下：,解：,逻辑式为：,加法器（8）,全加器与全减器的比较：,数据选择器（Multiplexer)（1）,又称多路转换器或多路开关。,-从多路输入数字信号选择一个需要的信号输出。,数据选择器的功能:,结构示意图,数据输入,地 址 输 入,功能示意图,输 出,m与n的关系如何？,数据选择器（2）,4选1数据选择器,逻辑图,具有标准“与或”表达式的形式,提供了地址变量的全部最小项,1,0,0,数据选择器（3）,74LS151,8选1数据选择器,逻辑符号,当 时,使能控制端，低电平有效,逻辑关系,数据选择器（4）,CD4539,双4选1数据选择器,逻辑符号,功能表,数据选择器（5）,可将一片CD4539联接成8选1数据选择器,线“或”,0 0 0,高阻,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,高阻,高阻,高阻,高阻,高阻,高阻,高阻,数据选择器（6）,例：在如图所示电路中，74LS580为双4选1数据选择器，试分析电路的功能。,解：,由4选1的逻辑功能，有：,由电路结构，有：,数据选择器（7）,A B C E F,0,1,1,0,1,0,0,1,0,0,0,1,0,1,1,1,一位全加器,由表达式，列出真值表：,实现什么功能？,数据选择器（8）,利用数据选择器实现逻辑函数,例1：用八选一数据选择器74LS151实现函数,解：,74LS151逻辑符号如图所示,其输出为：,数据选择器（9）,则：,数据选择器（10）,例2：用八选一数据选择器74LS151实现函数,解1：,74LS151输出为：,待实现函数为：,数据选择器（11）,数据选择器（12）,解2：,画出函数 的卡诺图,1,1,1,1,1,1,1,D,D,1,0,D,0,若令A2=C，A1=B，A0=A，则函数实现有什么不同？,数据选择器（13）,利用数选设计电路的步骤,确定所用数选的输出表达式,写出函数的标准“与或”式,将所设计电路的表达式与数选输出表达式比较,画连线图,若数选的地址数=输入变量数，则D=0或D=1,则利用降维卡诺图或代数法确定D,若数选的地址数输入变量数，,例：某评审委员会由三名评判员构成，其中A为主评判员、B和C为副评判员。在评判时按少数服从多数原则通过，但若主评判员认为合格，亦可通过。试设计一个实现该逻辑功能的逻辑电路。要求：1、最少的“与非”门实现电路（要求电路最简）2、3线8线译码器实现电路3、八选一数据选择器实现电路,end,数值比较器（1）,两个一位二进制数 与 的比较,真值表,0 0,0 1,1 0,1 1,0,1,0,0,0,1,1,0,0,0,1,0,一位数值比较器：,逻辑表达式：,数值比较器的功能,-比较两个二进制数的大小,数值比较器（2）,二位二进制数、的比较：,真值表,1,0,0,0,0,1,1,0,0,0,0,1,0,1,0,当进行比较的两个数多于一位时，一般采用“以高位比较为主”的原则,逻辑表达式,数值比较器（3）,逻辑图,end,组合逻辑电路中的竞争与冒险（1）,竞争与冒险的概念,竞争：,同一信号经不同途径传输后到达某一门电路时有先有后，或同一门电路的不同输入信号由于过渡过程不同而引起的变化先后的现象。,不考虑竞争时,考虑竞争时,A,B,F,由于竞争而使电路的输出发生瞬时错误的现象。,例1：,-由于门有传输延时，则,3.4 组合逻辑电路中的竞争与冒险,组合逻辑电路中的竞争与冒险（2）,“0”,例2：,不考虑竞争时,考虑竞争时,-由于信号变换过程的先后，有,注意：竞争不一定产生冒险！,组合逻辑电路中的竞争与冒险（3）,竞争与冒险现象的判断,当竞争可能由于同一信号的不同传输延迟引起时，可用以下方法判断：,如：,若令,则,组合逻辑电路中的竞争与冒险（4）,卡诺图法：根据输出函数的卡诺图中卡诺圈是否 相邻，可判断有无竞争与冒险产生。,如：,1,1,1,1,当两个卡诺圈中包含相邻的两个“1”时，则称这两个卡诺圈相邻。,结论：若卡诺圈相邻，则该函数可能产生冒险。,组合逻辑电路中的竞争与冒险（5）,在电路输出端并联滤波电容；,在电路输入端加选通信号；,在电路设计中增加冗余项。,令,消除竞争冒险的方法：,end,