毕业设计（论文）低噪声放大器的版图设计.doc

目 录摘要1Abstract2第一章 绪论3§11 微波集成电路的发展历史和发展背景3§12 微波单片集成电路的发展概况3§13 低噪声放大器的研究意义和发展现状4第二章 集成电路版图设计方法与技巧6§2.1 引言6§2.2 集成电路版图设计6§2.2.1 软件介绍6§2.2.2 版图设计过程7§2.2.3 布局时注意事项8§2.2.4 版图设计方法8§2.2.5 版图设计规则8第三章 低噪声放大器版图设计10§3.1 CMOS工艺中的原器件11§3.1.1 CMOS工艺中的电阻11§3.1.2 CMOS工艺中的电容11§3.1.3 CMOS工艺中的电感12§3.2 版图设计中的布局13§3.2.1 版图布局13§3.2.2 线宽分配13§3.2.3 噪声处理13§3.2.4 对称性设计14§3.3 版图设计中的匹配15§3.4 电路结构20§3.5 版图的设计21总结28致谢29参考文献30摘 要集成电路版图设计是一个非常新的领域，虽然掩膜设计已经有30多年的历史，但直到最近才成为一种职业。集成电路版图设计是把设计思想转化为设计图纸的过程，包括数字电路和模拟电路设计。本文针对模拟电路，论述了版图设计过程，验证方法，以及如何通过合理的布局规划，设计出高性能、低功耗、低成本、能实际可靠工作的芯片版图。低噪声放大器在任何射频接收系统中都位于系统的前端，其对射频接收系统的接收灵敏度和噪声性能起着决定作用，高性能低噪声放大器的设计与研制的关键是研制具有低噪声高增益的有源元件。关键词：集成电路、版图、低噪声放大器AbstractIntegrated circuit layout design is a very new field, although mask design has 30 years of history, but until recently become a professional. Integrated circuit layout design is the design ideas into the process of design drawing, including digital circuit and analog circuit design. Based on analog circuits, discusses the layout design process, the method and how to reasonable layout, through the design of high performance, low power consumption,lowcost,practicalandreliableworkchiplayout. Low noise amplifier in any rf receive system located in front of the system, the system of rf receive rx sensitivity and the noise performance of a high low noise amplifier, the design and development of the key is developed with low noise high gain active components.Keywords: integrated circuits, layout, low noise amplifier第一章 绪论§11 微波集成电路的发展历史和发展背景集成电路从60年代开始，经历了小规模集成，中规模集成，大规模集成，到目前的超大规模集成。集成电路集的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。微波集成电路(Microwave Integrated Circuit，MIC)最早出现在60年代初期，在此之前，微波电路与设备都是由波导，同轴线和真空电子器件组成。在60年代，微波领域有两个较大的技术变革，一是研制了许多微波固体有源器件；二是微波平面传输线的深入研究与实用化。微波固体有源器件包括肖特基势垒混频二极管，开关用的PIN管，用于倍频及参量放大的变容管，负担振荡用的耿氏二极管，雪崩二极管，三极管类包括双极型平面三极管和场效应管；平面传输线主要是微带线，同时配合使用槽线与平面线。微波半导体器件和平面传输线构成的微波集成电路以其小型化、重量轻、耗能少而受到重视，获得了迅速发展。微波集成电路的含义是相对于立体的波导与同轴结构的微波电路而言，它不同于低频集成电路与脉冲数字集成电路。低频集成电路是把有源、无源器件和连线都傲在半导体芯片上，而微波集成电路传输线电路采用分布参数的平面传输线(主要是微带线)，微波半导体器件仍是单独封装之后再焊接到电路中。因此，更确切的名称是微波混合集成电路，通常称为微波集成电路。70年代，随着微波半导体器件性能提高、成本降低，MIC开始进入成熟阶段。各种类型的混频器、检波器、振荡器、放大器、开关、限幅器等已占锯了微波通信、雷达、电子战武器系统的主导地位。尤其是GaAs场效应器件具有优良特性和许多用途，从而促进了MIC的全面发展。§12 微波单片集成电路的发展概况70年代中，随着微波半导体器件的成熟，工艺加工技术的改进，以及GaAs材料设备的完善，器件成品率提高，使单片微波电路的研究已具备现实的条件。微波单片集成电路(Microwave Monolithic Integrated Circuit，MMIC)是把无源电路、无源组件、有源半导体器件都制作在同一个半导体芯片上。GaAs的电予迁移率比硅高数倍，而半绝缘单晶体的电阻率又比硅高几个数量级，它不仅是微波器件的理想材料，也可以做为微波平面传输线的介质基片，因而GaAs几乎成为MMIC的唯一材料。MMIC已迅速成为微波技术领域的重点研究与发展方向。§13 低噪声放大器的研究意义和发展现状构成移动通讯终端整个射频系统最主要的组件包括接收器、发射器、频率合成器等三部分。其中，接收器主要的电路组件包含低噪声放大器、带通滤波器、混频器与解调器。低噪声放大器在任何微波接收系统中都处于前端位置，由于微波系统的噪声系数基本上都取决于前级放大器的噪声系数，因此，低噪声放大器决定了整机接牧灵敏度和噪声性能。目前，低噪声放大器的产品种类繁多，为了不同系统的设计要求有不同的产品，尤其对于微波毫米波频段si基的有源器件已经不能满足系统对于噪声系数的要求，随着外廷层生长技术和微细加工技术发展，GaAs基器件已逐渐成为高频段低噪声放大器的首选有源器件。下面对与Si基及GaAs基器件作一个简单的比较与说明。l、si基材料器件si基材料器件的优点在于工艺成熟、材料成本低、集成度高。但是si基材料的电子迁移率Lt；Gahs基低，同时Si基寄生电阻与寄生电容比GaAs基大，因此Si基材料器件的特征频率较GaAs基MESFET、HEMT氐，因而si基MOsFET或si基BJT器-件的噪声系数较高，且不适用制作高频电路；而且体si基衬底较低的电阻率使得制作可集成的无源元件(例如高Q值的电感)很困难，这就限制了si基材料在高频电路中的应用。2、GaAs基材料器件GaAs基材料的电子迁移率比Si的高约7倍，且饱和漂移速度快，所以GaAs基比Si基具有更好的高频特性，并具有电路损耗小、噪声低、频带宽、功率大和附加效率高等特点。而且GaAs是直接带隙半导体材料，禁带宽度大，在其上研制的器件抗电磁辐射能力强，工作温度范围宽，更适合在恶劣的环境下工作。GaAs基MESFET以其噪声低、频带宽等特点在微波领域中得到了广泛的应用，在移动通信低电压电路设计方面取得很大的进展：而且通过材料结构的改善，在高温环境下可以稳定工作。HEMT不仅具有比MEsFET更低的噪声，而且具有优异的功率性能。目前利用HEMTf制作的低噪声放大器和功率放大器已经广泛应用于卫星接收系统、电子雷达系统和光纤通信系统。HBT具有高截止频率，高最大振荡频率，良好的线性度和高增益，异质结双极晶体管在微波波段是非常有用的器件。然而。HBT的高频噪声比高电子迁移率晶体管HEMT要差，这是因为在HEM限中噪声源之间的相关系数抵消了各个噪声源对总噪声的贡献。但是HBT的噪声性能足以满足一些对于噪声要求不高的系统。3、lnP基材料器件InP基器件以往均应用于军事上。随着光纤通信跨入40Gbs以上，InP基器件和电路开始成为各大公司竟相研究的对象。主要原因在于InP材料基片上可生长出迁移率比GaAs和GeSi等材料更高的InGaAs女'b延层，其制作的器件频率更高，噪声更低；此外，lnP材料热导率高，更适合于制作高频大功率器件和电路；这些特点使它不仅可以在军用毫米波通信和40Gbs以上光纤通信的应用中领先。而且在民用第三代移动通信中也有参与竞争的性能优势。但它的最大弱点是单晶材料的价格太贵。LNA向超低噪声、低功耗、低电压、单电源、高增益、高可靠性、高线性度、单片集成等方向发展。这与当前移动通信终端设备小型化、高性能、低成本的要求一致。提高该电路的水平对提高通信质量起着重要的作用。频率越高，信号越弱，对低噪声放大器的要求越高。第二章 集成电路版图设计方法与技巧§2.1 引言集成电路设计是指根据电路功能和性能的要求在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下尽量减小芯片面积，降低设计成本缩短设计周期，以保证全局优化，设计出满足要求的集成电路。集成电路版图设计是集成电路设计的后端工作所以通常将lC LAYOUT工程师称之为后端工程师集成电路从60年代开始，经历了小规模集成，中规模集成，大规模集成，到目前的超大规模集成。单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。在整个设计过程中，版图(1ayout)设计或者称作物理设计(physical design)是其中重要的一环。他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分 ： 为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。版图规划和布局： 是为了每个模块和整个芯片选择一个好的布图方案。布线 ：完成模块间的互连，并进一步优化布线结果。压缩 :是布线完成后的优化处理过程，他试图进一步减小芯片的面积。§2.2 集成电路版图设计集成电路设计的流程：系统设计、逻辑设计、电路设计(包括：布局布线验证)、版图设计版图后仿真(加上寄生负载后检查设计是否能够正常工作)。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知还需要设计者熟练运用绘图软件对电路进行合理的布局规划设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。集成电路版图设计包括数字电路、模拟电路、标准单元、高频电路、双极型和射频集成电路等的版图设计。 §2.2.1 软件介绍目前大部分lC公司采用的是UNIX系统使用版本是Sun Solaris。版图设计软件通常为Cadence它是一个大型的EDA软件。它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB设计。软件操作界面人性化，使用方便。安全可靠，但价格较昂贵。§2.2.2 版图设计过程1、画版图之前应与IC工程师建立良好沟通在画版图之前应该向电路设计者了解PAD摆放的顺序及位置，了解版图的最终面积是多少。在电路当中，哪些功能块之间要放在比较近的位置。哪些器件需要良好的匹配。了解该芯片的电源线和地线一共有几组每组之间各自是如何分布在版图上的?IC工程师要求的工作进度与自己预估的进度有哪些出入?2、全局设计：这个布局图应该和功能框图或电路图大体一致然后根据模块的面积大小进行调整。布局设计的另一个重要的任务是焊盘的布局。焊盘的安排要便于内部信号的连接要尽量节省芯片面积以减少制作成本。焊盘的布局还应该便于测试，特别是晶上测试。3、分层设计：按照电路功能划分整个电路对每个功能块进行再划分每一个模块对应一个单元。从最小模块开始到完成整个电路的版图设计，设计者需要建立多个单元。这一步就是自上向下的设计。4、版图的检查：（1）Design Rules Checker 运行DRC，DRC有识别能力。能够进行复杂的识别工作，在生成最终送交的图形之前进行检查。程序就按照规则检查文件运行。发现错误时，会在错误的地方做出标记并且做出解释。(2)Electrical Rules Checker检查线路短路，线路开路和noating结点。ERC检查到短路错误后，将错误提示局限在最短的连接通路上。（3)Layout Versus schematic LVS比较IC版图和原理图，报告版图连接和原理图的不一致并进行修改直到版图和电路图完全一致。5、版图修改：Label是否正确，label所选的layer是否正确：PowerGmund连接得有没有问题；得到的files是否确实可靠检查netst中器件类型的命名是否符合规范；认真研究design rule，做好DRC改错。看给出的报告，有没有offgird；结点多不多多的话就有断路的地方。少的话就有短路的地方；对照原理图。看有没有连错线。6、寄生与仿真：在实际电路的制作过程中。会产生寄生参数它们分别为：寄生电容、寄生电感和寄生电阻。7、版图完成：后端数据接口处理，确认芯片版图的设计和尺寸落实相关Foundry的流片计划，确认设计数据(GDS文件)大小。§2.2.3 布局时注意事项1、布局前的准备：在正确的路径下打开icfb查看捕捉点设置是否正确0.18工艺为0.00l，0.25工艺为0.0l，0.35工艺为0.05；布局前考虑好出PIN的方向和位置：布局前分析电路。完成同一功能的MOS管碗在一起。2、布局时注意：更改原理图后一定记得check and save；完成每个cell后要归原点；尽量用最上层金属接出PIN；金属上走过的电压很大时，为避免尖角放电，拐角处用斜角，不能走90度的直角。3、节省面积的途径：电源线下面可以画有器件，节省面积数字电路版图主要是要节省面积，减小面积。§2.2.4 版图设计方法可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制(fullcustom)和半定制semicustom)2大类。而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit“软件。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查DRC(a designrule checker)、电学规则检查ERC(a electrics ulechecke r)、版图参数提取LPE(1ayout parameter extraction)、版图和原理图对照检查LVS(1ayout vsschematic)。当然这些验证L一Edit就可以完成。§2.2.5 版图设计规则电路设计师一般都希望电路设计得尽量紧凑。而工艺工程师却希望是一个高成品率的工艺。设计规则是使他们两者都满意的折衷。设计规则是良好的规范文献，他列出了元件(导体、有源区、电阻器等)的最小宽度，相邻部件之间所允许的最小间距，必要的重叠和与给定的工艺相配台的其他尺寸。对于一种工艺，当确定其设计规则时，要考虑的因素有掩膜的对准、掩膜的非线性、片子的弯曲度、外扩散(横向扩散)、氧化生长剖面、横向钻蚀、光学分辨率以及他们与电路的性能和产量的关系。设计规则规定了在掩膜板上每个几何图形如何与彼此有关的另一块掩膜版上的图形水平对准。除了明确指出的不同点以外，所有的规则是指相应几何图形之间的最小间隔。一种设计规则是直接用微米数表示最小尺寸。但是即使是最小尺寸相同，不同公司不同工艺流程的设计规则都不同，这就使得在不同工艺之间进行设计得导出导人非常的耗费时间了。解决问题的方法一种是使用高级的CAD工具，能够便捷的实现可兼容工艺问的转换。另外可以采用第二种设计规则，由Mead和Conway推广的比例设计规则，也叫做设计规则。他对整个版图设置一个参数作为所有设计规则中最小的那一个，其他设计规则的数值都是这个参数的整数倍。此参数对应不同的工艺有着不同的微米值。从而实现其他规则随着线性变化。当然他们也有缺点：(1)线性度只适用于一定的范围(比如在12 pm之间线性有效)，当超出范围很多时，规则与尺寸的关系已经没有线性度了。(2)保守性。由于规则代表了不同的工艺技术，设计规则时必须做到对于每个工艺的整套要求的全盘考虑，从而必然带来超尺寸和紧密性的减少。但是这样却可以获得更好的安全系数或改善可靠性。制定设计规则包括线宽、间距、覆盖、面积、露头和凸头等规则，他们分别给出最小线宽、最小间距、最小覆盖、最小面积、最小露头和最小凸头等数值。大多数情况下，各硅片生产厂的设计规则是各不相同的。在着手设计之前，应先拿到准备去投产的硅片生产厂的设计规则并以他作为整个设计过程的参考。在设计高水平的CMOS电路时，这一点尤为重要。第三章 低噪声放大器版图设计Cadence Design Systems Inc. 是全球最大的电子设计技术、程序方案服务和设计服务供应商。它的解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其他各类型电子产品的设计。Cadence 公司的电子设计自动化产品涵盖了电子设计的整个流程,包括系统级设计、功能验证、IC 综合及布局布线、模拟和混合信号及射频IC 设计、全定制集成电路设计、IC 物理验证、PCB 设计和硬件仿真建模等。Cadence 软件支持自顶向下( Topdown) 的芯片设计,是业界广泛采用的设计工具。该软件通过Library Cell View 三级目录辅助芯片设计1 :(1) 设计者为自己要完成的系统任务建立新的Library ;(2) 分析系统及其指标来确定系统的各个模块,每个模块对应于Library 中的一个Cell ;(3) 每个模块的设计包括电路(Schematic) 设计和版图(Layout) 设计,两者密不可分,电路图与版图都是模块中的View。传统的大规模数字电路的设计一般采用自顶向下的设计方法，设计者先从整体上规划系统的功能和性能，再分解为规模较小功能简单的局部模块，逐步细化到物理实现。这种方法适合大规模集成电路的设计。其设计流程有利于设计的分工和协作，符合集成电路的发展趋势，如图下图所示。我的任务是完成其中版图的设计相关内容。集成电路设计流程图§3.1 CMOS工艺中的元器件 MOS管和双极晶体管是构成集成电路最主要的器件，但是，要组成一个完整的电路，电阻、电容和二极管等元件也是必不可少的。 §3.1.1 CMOS工艺中的电阻 集成电路中的电阻分为无源电阻和有源电阻，无缘电阻通常采用掺杂半导体或合金材料制作而成，而有缘电阻则是将晶体管进行适当的连接和胼胝，利用晶体管在不同的工作区所表现出来的不同电阻特性来做电阻。1. 半导体扩散薄层的方块电阻半导体扩散薄层的方块电阻的电阻R正比于导体的长度L，反比于导体的截面积S。对于集成电路来说，方块电阻是基本单位，应用方块电阻的时候不必担心材料的厚度，只需关注长或宽的大小。2. MOS集成电路中的无源电阻（1） 多晶硅电阻在硅栅MOS 电路中常用多晶硅做电阻。多晶硅电阻的制作方法与MOS 工艺兼容，因此制作多晶硅电阻是最简单的。对于多晶硅电阻，它的阻值由俩个因素决定：掺杂浓度和多晶电阻的形状。多晶硅掺杂浓度的高低对它的电阻率有很大的影响，因此多晶硅的电阻由它的厚度和掺杂浓度决定。为了增大多晶硅的电阻，可以多电阻进行低掺杂，或者注入一些别的杂质。也可以通过刻蚀多晶把它变薄来达到增加电阻的目的。多晶硅电阻的形状一般做成长条，在俩端开接触孔与金属进行连接，接触孔之间的长度就是多晶硅电阻的长度L。（2） 有源区做电阻无论P还是N有源区都可以做电阻，还可以做成结构性的扩散电阻，例如在俩层掺杂区之间的中间掺杂层，典型的结构是NPN中的P型区，这种电阻有称为沟道电阻。这种有源区电阻是在集成电路工艺过程中同时形成的，不需要增加专门的工艺步骤。缺点是电阻率不能灵活变化，受到工艺的限制。§3.1.2 CMOS工艺中的电容射频集成电路中的电容主要包括PN结电容、MOS电容、MIM(金属-电介质-金属)电容等。MIM电容在微波和射频集成电路中最为普遍，用于匹配、滤波、隔直等，容值可以做到十几皮法。其中层间金属-金属电容最常见，其优点是串联寄生电阻很小，以及很低的温度系数。但由于普通的层间电介质厚度为0.5-1um左右，这使电容会占据较大的芯片面积。另外，层间金属-金属电容的下极板与衬底间有较大的寄生电容，这也是它最大的缺点。同层金属电容的一个重要优点是各极板的寄生电容比普通平行板电容要小得多，因为对于一定的总电容来说，它占据的芯片面积很少。由于横向电容值决定，于相邻金属线的总周长，通过将版图几何形状的周长最大化可以在有限的面积内得到极大的周长，从而得到很大的电容。MOS电容指的是CMOS工艺中晶体管的栅电容，由于栅氧化层厚度很小，MOS电容的电容密度通常在的范围，比层间金属-金属电容大20100倍，所以特别适合于大电容的制作。但MOS电容的品质因子和线性度不佳，并且工作时必须保持晶体管工作在强反型状态，这就在很大程度上限制了它的应用范围。PN结电容的大小取决于所加的偏置电压，这使得它常用于电子调谐电路中。这种电容的串联电阻很大，品质因子很低，在低噪声放大器中很少用到。总的说来，CMOS工艺为RFIC提供了性能优良的电容，与其它无源器件相比其性能可以认为理想。§3.1.3 CMOS工艺中的电感电感是RFIC性能的决定性元件，广泛用于低噪声放大器，混频器，压控振荡器，功率放大器，无源元件滤波及阻抗匹配网络中。理想电感具有不占用直流电压，零功耗，零噪声等特点，这有利于RFIC向低压，低功耗，低噪声发展。随着工作频率的提高，所需电感值减小，使芯片面积减小，这也有利于RFIC的低成本优势。片外贴片和螺旋电感以及键合线电感由于其高的Q值具有很大的优势。然而，贴片和螺旋电感增加了印刷电路板的体积和元件数目，其寄生参数的影响限制了它们的使用。同样，键合线电感由于其电感值的精确度很低，不易控制而限制了使用。自从在硅衬底上实现了螺旋电感以后，研究者在提高电感的性能方面做了大量的研究，这首先得益于工艺技术的进步。这些特殊的工艺技术包括：1.使用更好的导电金属以减少电感的电阻损耗。2.利用多层金属串联或并联以减少电感的电阻损耗和减少电感所占的面积。3.使用低掺杂的衬底或绝缘体衬底减少衬底损耗。4.使用厚电介质层以及接地平面与衬底隔离。5.使用空气桥结构，使大部分金属以桥面的形式悬浮于空气中，以减小衬底损耗和容性寄生效应。这些技术都能够提高片上电感的性能，降低寄生效应，尤其是后两种技术可以显著地提高电感的Q值。以前片上螺旋电感通常使用GaAs工艺实现。GaAs工艺中的衬底电阻率很高，是一个良好的绝缘体，同时其顶层金属通过镀金而获得很高的电导率，所以GaAs工艺可以提供品质因数适中的螺旋电感，其Q值在20左右。对于硅工艺，其衬底电阻率通常较低，BiCMOS工艺的电阻率在10-100/cm之间，标准的CMOS工艺的电阻率通常低于1/cm。同时，其互联金属通常为铝，电导率相对较低，所以Q值较低，通常小于10。通常片上电感的电感值、Q值等参数由工艺参数和版图设计参数决定。工艺参数包含：氧化层厚度、衬底电阻率、金属层数、金属厚度和金属材料；版图设计参数包含：螺旋电感圈数、线宽、线间距、电感的内径以及电感的形状。§3.2 版图设计中的布局 §3.2.1 版图布局 在模拟电路版图设计中，首先应该考虑的是器件的整体布局。对于结构比较简单的电路，器件布局可以基本与电路图布局一致。当布局有较多无源器件的版图时，注意将有源和无源器件分开布局。 §3.2.2 线宽分配在模拟版图中，线宽是需要设计的。太窄的线宽将导致导线寄生电阻过大引起压降影响功能，甚至因为无法承载支路电流而使走线被烧断；而太宽的线宽将增加寄生，浪费面积。根据电流中每支电流的峰值电流计算最小线宽，以保证电流能在正常的工作电流下工作。§3.2.3 噪声处理在设计低噪声放大器之前，必须仔细审视源自放大器的噪声，一般来说，放大器的噪声主要来自四个方面： 1、 热噪声 (Johnson)：由于电导体内电流的电子能量不规则波动产生的具有宽带特性的热噪声，其电压均方根值的正方与带宽、电导体电阻及绝对温度有直接的关系。对于电阻及晶体管(例如双极及场效应晶体管)来说，由于其电阻值并非为零，因此这类噪声影响不能忽视。 2、闪烁噪声(低频)：由于晶体表面不断产生或整合载流子而产生的噪声。在低频范围内，这类闪烁以低频噪声的形态出现，一旦进入高频范围，这些噪声便会变成“白噪声”。闪烁噪声大多集中在低频范围，对电阻器及半导体会造成干扰，而双极芯片所受的干扰比场效应晶体管大。 3、射击噪声(肖特基)：肖特基噪声由半导体内具有粒子特性的电流载流子所产生，其电流的均方根值正方与芯片的平均偏压电流及带宽有直接的关系。这种噪声具有宽带的特性。4、爆玉米噪声(popcorn frequency)：半导体的表面若受到污染便会产生这种噪声，其影响长达几毫秒至几秒，噪声产生的原因仍然未明，在正常情况下，并无一定的模式。生产半导体时若采用较为洁净的工艺，会有助减少这类噪声。此外，由于不同放大器的输入级采用不同的结构，因此晶体管结构上的差异令不同放大器的噪声量也大不相同。对于电路中可能产生的噪声，可以通过版图的优化来防止。减少噪声的方法主要可以采用给电路加“保护环”以及把安静模块和噪声大的模块远离等方式。低噪声放大器对噪声的要求很高。我们采用给电路中的每个M1和M2管都加上保护环，并且注意有源器件和无源器件的分离。整个LNA电路在走线生也注意避免将敏感信号线和其它线交叉走线。§3.2.4 对称性设计 对称性能够减少差分电路产生的失调电压，还可以抑制共模噪声和偶次非线性效应，减小电路对温度的敏感度。对称性要考虑器件以及其周围的环境。差动电路中的不对称性会产生输入参考失调电压，因而限制了可检测的最小信号电平。尽管一些失配不可避免但若不充分考虑版图的对称性，就可能造成大的失调电压。好的对称性可以抑制共模噪声和偶次非线性效应。我们采用以下对称方式：1、保持器件方向一致 当器件摆放方向不一致时，会导致刻蚀误差，严重影响其匹配性。因此，版图设计中，所有器件的布局方向最后能够均一致。2、指状交叉结构（一维交叉耦合） 对于某些情况，如完全相同的ABCD4个器件，如果它们是需要对称的器件，将产生这样的问题：当器件ABCD紧靠着排列时，A和B之间的距离始终与A和C以及A和D之间的距离不一致。4个器件的匹配性就会变差。解决这个问题的方法是将每个器件均拆分成2个以上的若干器件，然后以交叉方式排列。这样，每个器件和其它3个器件的距离完全相同。3、质心对称 对于大尺寸的器件，由于工艺实现时在水平方向上产生的离子浓度梯度变化将变得明显，从而影响器件的对称性，此时，指状交叉结构已不能解决这个问题。因此，将器件拆分成偶数个，对角线交叉排列，这样，沿X轴方向和Y轴方向的就一阶梯度效应就会相互抵消，改善了电路的对称性。4、布线对称性由于采用插指对称结构以及质心对称结构，大大提高了布线的复杂度，对布线的对称性提出较高要求。特别是对于质心对此结构，对角线交叉的器件三端连线变得尤为复杂。此时，采用比较经济的衣架型布线，在并排的器件上下方安排好栅极、源极和漏极的公共线，各器件只需将互相连接的极上金属线往公共线上挂起，就可以比较方便地实现电路连接，并且保证对称。按照上面对称性的内容，差分电路中的M3、M4管是差分信号输入端， (a) (b) (c) (d)放置的方式会在很大程度上影响电路的性能。两个管子在放置时可以有如图(a)、(b)、(C)的几种方式。考虑到在圆片加工及光刻等工艺过程中沿不同轴向的特性不同，如果按图(a)布局，两个管子沿不同方向放置，破坏了对称性，结果会产生很大失配。所以选择将差分输入的两个管子对称放置。在对电流源M5管子布局时，如果按图(b)的放置方式，M5的插指结构的管子横向放置，最终电流源的输出通过纵向的金属线提供给M3和M4，若选用图(c)的方式放置，电流输出时的通路比前者畅通，提高了电流源的驱动能力，如图5所示。本文前面提到将M3、M4、M5三个管做成16管插指结构，这样带来的问题就是每个管子横向过长，横向梯度过大带来输入失调电压较大。为了减小这种不利因素，采用了质心对称布局法，将M3、M4两个管子分别拆成原来宽度一半的两个管子，沿对角线放置，如图(d)所示。同样为了布局对称，电流源M5管子也被拆成宽度相同的两部分，分别放在M4b和M3b的下面。§3.3 版图设计中的匹配生活中我们经常会遇到这样的事情：收听CD播放器的时候，左右耳脉里发出的声音经常不一样，甚至当有人打开窗户的瞬间或者打开室内空调的过程中，随着温度的变化，CD发出的声音也会随之发生变化，因此我们就不厌其烦地调来调去。同样的情况也会发生在手机和接受机中。我们希望无论是CD播放器还是其它音响，它们相搭档的器件反应完全一样。也就是说，其中一个放大器的频率和幅值能完全符合并跟踪另一个运放的频率和幅值响应，达到这一目标的方法之一就是匹配。实现匹配过程中，版图设计是一个非常重要的环节。一个优秀的版图可以大大提升一个设计。当集成电路产业刚刚起步的时候，制造工业仍然相对落后。即使你将两个需要匹配的器件放的很近，我们也仍然无法保证它们的一致性。现在虽然制造工艺越来越精确，但是匹配问题的研究从来就没有停止过，相反地，匹配问题显得日益突出和重要。使需要匹配的器件所处的光刻环境一样，称之为匹配。匹配分为横向匹配、纵向匹配和中心匹配。实现匹配有三个要点需要考虑：需要匹配的器件彼此靠近、注意周围器件、保持匹配器件方向一致。遵守这3条基本原则，就可以很好的实现匹配了。1、虚拟器件法(Root Device Method)有时侯我们会遇到两个或者两个以上的而且阻值不同的电阻需要匹配。如图1所示，如何将这5个阻值不同的电阻做成最优化的匹配呢?图2则给出了正确的答案，我们不妨分析一下：图1 阻值不同的电阻需要匹配如果要满足上面5个电阻的匹配，需要考虑以下步骤：(1)首先，尽可能把这些电阻靠近放置，这是基本的要求(2)其次，要使这些电阻保持同一个方向(3)采用根部件的最好方法是找出一个中伺值，例如用1KQ的电阻作为值将电阻串联和并联起来。这种方法节省了接触电阻的总数使其所占的比例减少，面积也相当，现在占主导地位的是电阻器件本身的薄层电阻。利用根部件时，如果所有的电阻尺寸一样，形状一样，方向一致而且相互靠近，那么就可以得到一个很好的匹配。我们经常在选择根器件的时侯，用最小的电阻作为根器件，这样的选择当然也可以实现我们需要的匹配，但同时我们却忽略了另外一个问题，那就是像2Kf这样的电阻如果用250欧姆做根器件，那么就需要8个根器件串联起来实现，这就导致了这8个电阻之间接触电阻也同时加大了，这是我们不希望看到的。所以选择根部器件时我们不一定要选择几个电阻的最大公约数，因为这样有可能造成接触电阻过大，因此一定要选择中间值作为根器件。 根器件法不仅使用于电阻，同样适用于其它类型的器件。 图2 中间值1K 电阻作根电阻 2、交叉法(Interdigitating Devices) 采用指状交叉法是一项非常好的技术，不仅适用于电阻，也同样适用于其他任何器件，只要是两个或者两个以上就可以交叉排列，布线用上下行走的蛇形线，如下图所示：图 3 将这些电阻匹配图 4 两组电阻指状交叉排列图4的排列顺序同样也遵循了其中两个基本原则：所有器件靠近放置，保持同一个方向，下面我们需要考虑的就是如何布线的问题了。图 5电阻指状交叉的蛇形布线上面的布线采用蛇形的走线，当然需要用不同的金属层来实现这一要求。3、拟器件法(Dummy Devices)下面介绍一种基于工艺的考虑而实现匹配的另一种需要考虑的方法：虚拟器件法。当这些电阻开始被腐蚀的时候，位于中间的器件所处的环境肯定与两边的不同，位于两边的器件所受的腐蚀会比中间的器件多一些，这一点点的区别也许会对匹配产生非常不可预知的结果。为了使上述电阻在加工上面也保持一致，最简单的办法就是在两边分别放置一个“虚拟电阻”(“dummy resister”)，而实际上它们在电路连线上没有与其它任何器件连接，它们只是提供了一些所谓的“靠垫”，以避免在两端过度刻蚀。这就是虚拟器件，保证所有器件刻蚀一致，如图6所示：图6由虚设器件保护中间的器件避免过度腐蚀加入虚拟器件的同时也要保证电阻之间的距离保持一致，这样一来每一个电阻所处的环境已经完全一致了。另外一种情况就是当你需要这些器件高度匹配的时候，也可以在四周都布满虚拟器件，防止在四边的过度腐蚀，以保证每个器件的周围环境都一致。其缺点就是这种方法会占用很大的面积，采用时应多多考虑实际项目的需要。4、共心法(Common Centroid)把器件围绕一个公共的中心点放置称为共心布置，如图8、图9所示。现有的集成工艺中，它可以降低热梯度或工艺存在的线性梯度。热梯度是由芯片上面的一个发热点产生的，它会引起其周围的器件的电气特性发生变化。离发热点远的器件要比离发热点近的器件影响要小。共心技术使热的梯度影响在器件之间的分布比较均衡。 图8围绕一个公共中心点的布置图9共心模式下的两个电阻匹配图如果我们只有两个器件需要匹配，就可以采用一种特殊的共心设计法，即“四方交叉法”。这种方法是将需要匹配的两个器件一分为二，交叉放置，尤其适用于两个MO