MOS集成电路中的元件形成及其寄生效应课件.ppt

半导体集成电路,上节课内容要点,两结三层双极晶体管的EM模型三结四层双极晶体管的EM模型,双极晶体管的四种工作状态,VBC,VBE,饱和区,反向工作区,截止区,正向工作区,pnp截止,Pnp正向放大,基本要求,2023/3/31,2023/3/31,基本知识点,双极晶体管的结构特点集成双极晶体管的结构隐埋层的作用电隔离的概念寄生晶体管,2023/3/31,6,第3章MOS集成电路中的元件形成及其寄生效应,2023/3/31,MOS晶体管的结构特点？,MOS晶体管如何在硅片上集成？,本章设问：,器件结构,如何实现（步骤）,实现过程（步骤）,与NMOS（or PMOS）工艺的实现有什么不同？,寄生效应？,CMOS集成电路有哪些寄生效应？,寄生效应对器件性能的影响？,如何减小寄生效应的影响？,CMOS晶体管如何在硅片上集成？,实现过程（步骤）,需要用到哪些方法？,与单器件的实现有什么不同？,与双极工艺有什么不同？,本节课内容,MOS集成电路的工艺,P阱CMOS工艺,BiCMOS集成电路的工艺,N阱CMOS工艺,双阱CMOS工艺,MOSFET的基本结构,NMOS,PMOS,MOS晶体管的动作,MOS晶体管实质上是一种使电流时而流过，时而切断的开关,MOSFET的基本工作原理,源极,栅极,漏极,反型层,silicon substrate,source,drain,gate,oxide,oxide,top nitride,metal connection to source,metal connection to gate,metal connection to drain,polysilicon gate,doped silicon,field oxide,gate oxide,MOS晶体管的立体结构,在硅衬底上制作MOS晶体管,silicon substrate,silicon substrate,oxide,photoresist,Shadow on photoresist,photoresist,Exposed area of photoresist,Chrome platedglass mask,Ultraviolet Light,silicon substrate,oxide,Shadow on photoresist,显影,腐蚀,silicon substrate,oxide,oxide,silicon substrate,field oxide,去胶,polysilicon,gate,gate,ultra-thin gate oxide,polysilicongate,photoresist,Scanning direction of ion beam,Implanted ions in photoresist to be removed during resist strip.,source,drain,自对准工艺,1.在有源区上覆盖一层薄氧化层,2.淀积多晶硅,3.用多晶硅栅极版图刻蚀多晶硅,4.以多晶硅栅极图形为掩膜板，刻蚀氧化膜,5.离子注入,完整的简单MOS晶体管结构,CMOSFET,P型 si sub,n+,gate,oxide,n+,gate,oxide,oxide,p+,p+,n 阱,主要的CMOS工艺,VDD,P阱工艺,N阱工艺,双阱工艺,N-,P+,P+,N+,N+,P+,N+,VSS,VOUT,VIN,VDD,P-,P+,P+,N+,N+,P+,N+,VSS,VOUT,VIN,N-Si,P-Si,N-,I-Si,N+-Si,掩膜1：N阱光刻,N-well,初始氧化,具体步骤如下：1生长二氧化硅（湿法氧化）：,Si(固体)+2H2O SiO2（固体）+2H2,氧化,光刻1，刻N阱,2N阱光刻：,涂胶,腌膜对准,曝光,光源,显影,刻蚀（等离子体刻蚀）,去胶,P掺杂（离子注入）,P-,去除氧化膜,N-well,3N阱掺杂：,N阱形成,N阱,掩膜2：光刻有源区,有源区：nMOS、PMOS 晶体管形成的区域,N-well,N-well,淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅,SiO2隔离岛,Si3N4淀积,N-well,1.淀积氮化硅：,氧化膜生长（湿法氧化）,N-well,氮化膜生长,N-well,涂胶,N-well,对版曝光,有源区光刻板,2.光刻有源区：,光刻2，刻有源区,有源区,有源区,N阱,显影,氮化硅刻蚀去胶,3.场区氧化：,场区氧化（湿法氧化）,去除氮化硅薄膜及有源区SiO2,场氧1,N阱,掩膜3：光刻多晶硅,去除氮化硅薄膜及有源区SiO2,P-well,栅极氧化膜,多晶硅栅极,生长栅极氧化膜 淀积多晶硅 光刻多晶硅,栅氧化，开启电压调整,N阱,多晶硅淀积,多晶硅,栅氧化层,N阱,N-well,生长栅极氧化膜,N-well,淀积多晶硅,N-well,涂胶光刻,多晶硅光刻板,N-well,多晶硅刻蚀,掩膜4：P+区光刻,1、N+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,N-well,N-well,N+,N+,P+,N-well,N+,N+,P离子注入,去胶,光刻4，刻NMOS管硅栅，磷离子注入形成NMOS管,N阱,NMOS管硅栅,用光刻胶做掩蔽,掩膜5：P+区光刻,1、P+区光刻 2、离子注入P+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,N-well,N-well,P+,P+,N+,N+,P-sub,P+,磷离子注入,去胶,N-well,N+,N+,N-well,N+,N+,P+,P+,P-sub,P-sub,光刻5，刻PMOS管硅栅，硼离子注入及推进，形成PMOS管,N阱,PMOS管硅栅,用光刻胶做掩蔽,掩膜6：光刻接触孔,1、淀积PSG.2、光刻接触孔3、刻蚀接触孔,P-well,磷硅玻璃（PSG),P-Si,N,掩膜6：光刻接触孔,淀积PSG,光刻接触孔,去胶,磷硅玻璃淀积,光刻6，刻孔、磷硅玻璃淀积回流（图中有误，没刻出孔),N阱,掩膜7：光刻铝线,1、淀积铝.2、光刻铝3、去胶,P-well,P-well,P+,P+,N+,N+,P-well,P+,P+,N+,N+,场氧,栅极氧化膜,P+区,P-well,N-型硅极板,多晶硅,N+区,蒸铝、光刻7，刻铝、光刻8，刻钝化孔（图中展示的是刻铝后的图形）,Example:Intel 0.25 micron Process,5 metal layersTi/Al-Cu/Ti/TiNPolysilicon dielectric,Interconnect Impact on Chip,掩膜8：刻钝化孔,Circuit,PAD,CHIP,2023/3/31,72,MOS晶体管的结构特点,上节课内容要点,器件结构:,如何实现:工艺步骤,与双极工艺的不同:器件隔离方式不同工作机理不同在工艺实现过程中有栅氧化膜除了金属连线外，还有多晶硅栅极连线,2023/3/31,MOS晶体管的结构特点？,MOS晶体管如何在硅片上集成？,本章设问：,器件结构,如何实现（步骤）,实现过程（步骤）,与NMOS（or PMOS）工艺的实现有什么不同？,寄生效应？,CMOS集成电路有哪些寄生效应？,寄生效应对器件性能的影响？,如何减小寄生效应的影响？,CMOS晶体管如何在硅片上集成？,实现过程（步骤）,需要用到哪些方法？,与单器件的实现有什么不同？,与双极工艺有什么不同？,2023/3/31,74,CMOS晶体管如何在硅片上集成,上节课内容要点,P-well,P-well,P+,P+,N+,N+,电位？,n-Sub,存在的寄生效应？,与NMOS和PMOS单管工艺有什么不同？,引入阱的概念,2023/3/31,75,P-well,P-well,P+,P+,N+,N+,电位？,上节课内容要点,n-Sub,存在的寄生效应？,2023/3/31,76,本节课内容,CMOS集成电路的有源寄生效应,集成电路中的互连线,2023/3/31,77,3.4.1 场区寄生MOSFET,措施：1.加厚场氧化层的厚度 2.增加场区注入工序,提高寄生MOS管的阈值电压,2023/3/31,78,防止措施：1.增大寄生晶体管“基区宽度”2.P型衬底接地或负电位,3.4.2 寄生双极晶体管,2023/3/31,79,P-well,P+,P+,N+,N+,Vout,Vdd(5V),N+,P+,Vss(0V),RS,RW,消除措施：1.减小RS,RW（增加接触孔数量，加粗电源、地线,双阱工艺）2.降低寄生三极管电流放大倍数,N,3.4.3 CMOS集成电路中的闩所效应,2023/3/31,80,双阱CMOS工艺,2023/3/31,81,鸟嘴效应,侵蚀有源区,2023/3/31,82,深亚微米CMOS晶体管结构,先进行浅沟槽隔离（STI）工艺，之后采用离子注入方法分别形成n阱和p阱，然后生长栅氧化层和多晶硅，进行多晶硅光刻，接着分别进行nMOS和pMOS的源漏扩展区注入；若器件采用halo结构，则之后采用与源漏扩展区注入相反的掺杂类型进行大角度的注入，形成halo结构，然后形成侧墙，作为下一步源漏重掺杂区域注入的掩蔽层；进行完源漏重掺杂区域注入后则进行硅化工艺，形成硅化物。,2023/3/31,83,2023/3/31,84,技术展望：SOI技术,（1)无“闩锁效应”（2）结构简单，工艺简单，集成密度高。（3）寄生电容小，工作速度快。（4）功耗低。（5）抗辐照性能好。,2023/3/31,85,第3章MOS集成电路中的元件形成及其寄生效应,2023/3/31,MOS晶体管的结构特点？,MOS晶体管如何在硅片上集成？,本章设问：,器件结构,如何实现（步骤）,实现过程（步骤）,与NMOS（or PMOS）工艺的实现有什么不同？,寄生效应？,CMOS集成电路有哪些寄生效应？,寄生效应对器件性能的影响？,如何减小寄生效应的影响？,CMOS晶体管如何在硅片上集成？,实现过程（步骤）,需要用到哪些方法？,与单器件的实现有什么不同？,与双极工艺有什么不同？,本节课内容,MOS集成电路的工艺,P阱CMOS工艺,BiCMOS集成电路的工艺,N阱CMOS工艺,双阱CMOS工艺,双阱标准CMOS工艺,P+,p-epi,p well,n well,p+,n+,gate oxide,Al(Cu),tungsten,SiO2,SiO2,TiSi2,field oxide,增加器件密度防止寄生晶体管效应（闩锁效应）,p-epi,P阱,n+,STI,TiSi2,STI,深亚微米CMOS晶体管结构,STI,STI,STI,N阱,n-,n+,n-,p+,p-,p+,p-,源/漏扩展区,浅槽隔离,侧墙,多晶硅硅化物,功耗,驱动能力,CMOS,双极型,Bi-CMOS,BiCMOS集成电路工艺,BiCMOS工艺分类,以CMOS工艺为基础的BiCMOS工艺以双极工艺为基础的BiCMOS工艺。,以P阱CMOS工艺为基础的BiCMOS工艺,NPN晶体管电流增益小；集电极的串联电阻很大;NPN管C极只能接固定电位，从而限制了NPN管的使用,以N阱CMOS工艺为基础的BiCMOS工艺,NPN具有较薄的基区，提高了其性能；N阱使得NPN管C极与衬底隔开，可根据电路需要接电位集电极串联电阻还是太大，影响双极器件的驱动能力,在现有N阱CMOS工艺上增加一块掩膜板,以N阱CMOS工艺为基础的改进BiCMOS工艺,使NPN管的集电极串联电阻减小56倍；使CMOS器件的抗闩锁性能大大提高,三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）所封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装,金丝,劈,加热,压,焊,三、后部封装（在另外厂房）,