毕业设计（论文）九层电梯运行的控制.doc

摘要电梯作为现代化的产物，随着社会的进步和发展，电梯的使用越来越普遍，电梯的功能越来越完善，电梯制造业的技术水平也逐渐与世界同步。由此，一个更为庞大的电梯市场已经在国内崛起。 本课题将采用VHDL语言、QUARTUS II软件实现一个常见的电梯控制系统，遵循方向优先的原则，该系统具备生活中电梯使用的基本功能，能够提前/延时开关电梯门，控制电梯运行开关，指示电梯运行情况、运行时间和所在楼楼层等。本设计主要目标是实现对九层电梯运行的控制，源程序是基于Quartus II软件并用EDA语言编写的。具体是通过对显示模块、整体模块以及工程模块进行仿真，得到仿真的波形图，然后通过波形图的模拟实现控制电梯的运行。经过大量的波形图模拟以及对已有数据和工业生产的控制系统的实际数据比对发现，此次涉及的系统具有运行稳定、安全、便捷等功能，因此具有一定的实用价值。关键词：电梯控制系统,VHDL,QUARTUS IIABSTRACTThe lift, as the modernized result. Along with the social progress and development, the use of the elevator is becoming more and more common, elevator function more and more perfect, elevator manufacturing technology level is also gradually synchronized with the world.Thus, a much larger elevator in the domestic market has been rising. This subject will use VHDL language, QUARTUS II software to realize a common elevator control system, follow the direction of priority principle, this system has the basic function of elevator in common use，it can advance/delay switch elevator door, the control of elevator running switch, instructions, elevator running condition, running time and place building floors, and so on.This design main goal is to realize the running control of Nine elevator,my source program is designed with Quartus II which is based on written by EDA software language. The detail scheme is realized by simulating display module, whole modules and engineering module, then I can get the simulation waveform drawing, finally the simulation is used to control the fluctuations of elevator's running. The system is approved to be safe、convenient and simple after a great deal of fluctuations of simulation and compareing with the actual data of industrial production's system , therefore I believe my design has certain practical value. Keywords: Elevator Control System ,VHDL, QUARTUS II目 录第一章 前言51.1问题的提出51.2设计目的5第二章 概述62.1EDA技术及其发展62.1.1EDA技术的概念62.1.2EDA技术的发展阶段62.2EDA技术应用对象72.3EDA技术的内容72.4EDA技术的优势72.5EDA对应用电子专业毕业设计的意义72.6EDA设计流程82.7VHDL语言8第三章 设计方案103.1系统设计要求103.2系统设计方案103.2.1电梯控制状态103.2.2输入输出信号103.3主要模块设计113.3.1分频和楼选信号113.3.2寄存器置位与复位123.3.3电梯运行次态控制123.3.4楼层计数及关门控制12第四章 软件设计144.1仿真软件介绍144.1.1Quartus II的介绍144.1.2文本输入设计144.2仿真结果154.2.1显示模块编译 (.vhd)154.2.2主体模块编译（.vhd）164.2.3RTL电路图（.bdf）174.2.4仿真结果（.vwf）19结束语20参考文献21附录程序22致谢30第一章 前言1.1问题的提出当今世界，部分地区人口高度集中，兴建高层建筑不由得成为一种必然。因此，能够使人们快速、便捷地达到目的楼层的电梯应运而生。中国的电梯市场增长很乐观，平均年增长率为15%-18%。随着电梯普及率的逐步提高，人们对电梯的要求也越来越高，如何更安全、更快捷地到达目的楼层，就成了人们对电梯的最基本的要求，而在电梯系统里，基本运行是由电梯控制系统控制的。因此，控制系统的设计成了在电梯设计领域最为核心的技术。在电子技术迅速发展的今天，电子产品也逐渐地渗入到我们的生活之中，人们对电子产品的需求，也在一定程度上推动了电子设计技术的发展，加速了电子设计技术的普及进程及技术革新。科学技术就是第一生产力，处于科技前沿的电子设计技术很自然地与电梯控制设计融合起来，因此，本设计是以开发更安全、更快捷地九层电梯控制系统为前提，结合电子设计技术，对电梯进行控制。1.2设计目的九层电梯广泛应用于各个领域，其方便快捷、运行时间短，效率高，成本低，无疑对人们的生活起了重大的影响。楼层的高度也在一定程度上满足了人们对电梯的需求，对绝大多数居民以及货运部门提供了方便。在此设计的基础上，也可以设计出更高楼层的电梯，会越来越多的人们提供便捷地出入设备，体现出一定的社会价值。第二章 概述2.1EDA技术及其发展2.1.1EDA技术的概念电子设计自动化（Electronic Design Automation，EDA）是一种基于芯片的现代电子系统设计方法。以计算机科学和微电子技术发展为先导，汇集了计算机应用科学、微电子结构工艺学和电子系统科学的最新成果。它还汇集了计算机图形学、拓扑学、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术。EDA技术以计算机为工具，代替人完成数字系统的逻辑综合、布局布线和设计仿真等工作。设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。2.1.2EDA技术的发展阶段随着电子系统设计、计算机技术和集成电路的发展，EDA技术的发展过程可为四个阶段：第一阶段：计算机辅助设计（Computer Assist Design，CAD）阶段。其特点是一些单独的工具软件，主要有PCB布线设计、电路模拟、逻辑模拟、以及版图的绘制等，通过计算机的使用，从而将设计人员从大量繁重重复的计算和绘图工作中解脱出来。20世纪80年代，随着集成电路规模的增大，EDA技术有了较快的发展。许多软件公司等进入市场，开始供应带电路图编辑工具和逻辑模拟工具的EDA软件。这个时期的软件产品主要针对产品开发，按照设计、分析、生产和测试等多个阶段，不同阶段分别使用不同的软件包，每个软件只能完成其中一项工作，通过顺序循环使用这些软件，可完成设计的全过程。第二阶段：计算机辅助工程技术（Computer Assist Engineering Design，CAE）阶段。从70 年代开始，实现计算机电路功能设计和结构设计，有电气连接网络表将两者结合在一起，以实现工程设计。主要用于电气原理图的输入、逻辑仿真、电路分析、布局布线和PCB设计。代表性仿真软件如SPICE（Simulation Program for Integrated Circuit Emphhasis）。第三阶段：初级EDA阶段。从80年代初至90年代初，EDA技术延伸到半导体芯片的设计，运用EDA技术设计并生产出许多可编程半导体芯片，同时出现了一批适用于微机的电路仿真和设计软件，如PSPICE、EWB（Electronic Workbench）等。第四阶段：电子设计自动化（EDA）阶段。90年代至今，微电子技术以惊人的速度发展着，其工艺已经发展到深亚微米级的级别，在一个芯片上可集成几百万只乃至上千万只晶体管，大大的促进了EDA技术的发展，产生了许多大规模的EDA工具软件系统。这个阶段才真正称得上是EDA时期。2.2EDA技术应用对象一般来说，利用EDA技术进行电子系统设计，最后实现的目标有下列两种：.全日制或半日制ASIC.FPGA/CPLD(或称可编程ASIC)开发应用专用集成电路就是具有专门用途和特定功能的独立的集成电路器件。作为EDA技术最终实现目标的ASIC，可以通过三种途径完成：1. 大规模可编程逻辑控制器件2. 半定制或全定制ASIC3. 混合ASIC2.3EDA技术的内容EDA技术以大规模可编程逻辑器件的开发软件和实验开发系统为设计工具，用软件的方式自动完成电子系统设计。包括系统结构模拟，电路特性分析，绘制电路图，制作PCB等全过程。目前的EDA技术主要包括大规模可编程逻辑器件、数字信号处理（DSP）、嵌入式系统。大规模可编程逻辑器件开发时具有EDA技术特色的技术、它包括以下4个要素。1.大规模可编程逻辑器件，如PLD、CPLD、FPGA、ISP器件。2.硬件描述语言，如VHDL、Verilong HDL、ABEL、语言。3.软件开发工具，如ispEXPERT、MAX+PLUS、Quartus等。4.实验开发系统，如GW48SOPC FPGACPLD.2.4EDA技术的优势EDA技术的优势如下：·用软件设计的方法来设计硬件。设计目标是硬件，但是设计和修改是以软件方式进行。·自动设计。设计者只需致力于原理和逻辑设计，不必考虑硬件系统的实际实现，减轻了工作量，提高了开发效率。·设计过程中可进行各种仿真测试。有利于检查设计缺陷，缩短设计周期，减小开发成本。·系统可以现场编程，方便修改和在线升级。·可实现一个芯片上系统的集成，使系统体积小、功耗低、可靠性高。2.5EDA对应用电子专业毕业设计的意义随着电子技术的飞速发展，特别是集成电路的出现，使电子电路逐步告别分立元件时代，向小型化、集成化方向发展、而计算机技术的发展为大规模集成电路的开发提供了实现手段。应用电子专业学生观的电路设计能力的标志不能再定位于面包板、电烙铁和腐蚀电路板，而应该定位于EDA水平的高低。将EDA技术引入教学符合应用电子技术发展的潮流，是专业教学改革的需要。通过开设专业基础课对技术的教学，要求学生能完成以分析为主，设计为辅的设计，通过课程设计要使学生完全掌握设计方法，通过毕业设计，要求学生全面的掌握典型的EDA工具，达到能够设计到“流板”（PCB板）或“流片”的水平。2.6EDA设计流程 EDA设计层次分为系统级、电路级、物理级等设计。物理级设计主要是指版图设计，一般由半导体厂家完成，设计者主要完成电路级设计和系统级设计。1系统设计先按照自顶向下的设计方法进行系统划分，确定设计方案。2电路设计选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。3输入源程序采用原理图、状态图或者VHDL代码输入方式输入源程序。将以上的设计输入编译成标准准是VHDL文件。4进行行为仿真将源程序直接送到仿真器智能中，根据VHDL语义来检验程序的正确性。5逻辑综合优化利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件。综合优化要在相应的厂家综合库支持下才能完成。这是将高层描述转化为硬件电路的关键步骤。6进行功能仿真综合后利用产生的VHDL网表文件送到仿真器中进行功能仿真。检验设计功能是否实现。此次仿真不涉及具体硬件特性。7器件布线和适配利用适配器网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层期间分为装配、逻辑分割、逻辑优化和布局布线。适配完成后，产生的多项设计结果如下：·适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等。·适配后的仿真模型。·器件编译文件。8时序仿真根据适配后的仿真模型，可以进行适配后的时序仿真，时序仿真模型已经反应器件的实际硬件特性，其仿真结果能精确的预期未来芯片的实际性能。若果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度品质的器件，直至满足设计要求。9器件编程下载10硬件仿真测试对芯片进行测试，确保已经完成设计任务。2.7VHDL语言硬件描述语言HDL是EDA技术的重要组成部分，常见的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog和SystemC等。其中VHDL、VerilogHDL在现在EDA设计中使用最多。VHDL的全名 VHSIC(Very High Speed Integrated Cricuit) Hardware Description Language.VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大地简化了硬件设计任务，提高了设计效率和可靠性。VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，并在语言易读性和层次化结构化设计方面，表现了强大的生命力应用能力。因此，VHDL在支持各种模式的设计方法、自顶向下与自底向上或混合方法方面，在面对当今许多电子产品生命周期的缩短，需要多次重新设计以融入最新技术、改变工艺等方面都表现出良好的适应性。用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。第三章 设计方案3.1系统设计要求设计一个可以控制电梯完成9个楼层的载客服务，并实现以下功能：1每层电梯入口处设有电梯上下运行请求开关，轿厢内设有楼层选择开关，供乘客自由选择电梯运行方向或所要达到的层数。2电梯的运行遵循方向优先原则：当电梯处于上升模式时，只响应比电梯所在位置高的上楼请求信号，由下而上逐个运行，直到最后一个上楼请求执行完毕，如更高楼层有下楼请求则直接上升到有下楼请求的最高层，然后进入下降模式；当电梯处于下降模式时，运行规则与上升模式刚好相反。（1）电梯具有提前关门和延时关门功能，可以根据乘客的请求进行时间调整。（2）设置电梯运行开关控制键，控制电梯运行状态。（3）能够正确显示电梯的运行状况、楼层间的运行时间以及楼梯所在楼层的等待时间。3.2系统设计方案3.2.1电梯控制状态运行状态：上升和下降两个不同的运行方向停止状态等待状态电梯要完成开门、关门、停止、上升或下降运行的功能，乘客可以通过选择开门、关门、停止、上升或下降运行的功能，乘客可以通过选择开门/关门按钮、选择上行/下行按钮和选择指定楼层等控制电梯的运行状态。3.2.2输入输出信号1.输入信号clk:基准输入时钟信号，在时钟上升沿有效 upin:楼层上升请求信号，高电平有效 downin:楼层下降请求信号，高电平有效 st_th:楼层选择信号，高电平有效 close:提前关门开关，高电平有效 delay：延时关门开关，高电平有效 run_stop：电梯运行开关按钮，高电平正常运行，低电平停止运行2输出信号 lamp:电梯运行停止 run_waitdis6.0:电梯运行/等待时间显示 st_outdis6.0:电梯所在楼层指示 directdis6.0:电梯楼层选择指示3.3主要模块设计电梯控制器主要由时序输出及楼选计数器、电梯服务请求处理器、电梯升降控制器、电梯升降寄存器和次态生成电路组成，其内部结构如图3-1所示：时序输出及楼选计数器电梯升降控制器次态生成器上升请求下降请求电梯服务请求处理器clkindelaycloselamprun_waitst_outdircetupindowninst_chrun_stop图3-1内部结构3.3.1分频和楼选信号分频和楼选信号产生进程将输入的时钟信号进行二分频，同时对楼选指示变量dir进行从0到8的计数。-分频进程p0:process(clk)begin if(clk'event and clk='1')then clkin<=not clkin; end if;end process p0;-分频及楼选信号产生进程p1:process(clkin)begin if(clk'event and clkin='1')then divide<=not divide; if(dir=8)then dir<=0; else dir<=dir+1; end if; end if;end process p1;3.3.2寄存器置位与复位该进程通过楼层选择指示变量dir、电梯所在楼层变量liftor和输入信号upin、downin、st_ch来判断楼层请求寄存器ur、dr的置位。假设电梯所在楼层为num，此时电梯处于运行中，这时若选择楼层指示为t 且t>num时按下了楼层选择确认键st_ch，或者按下上升按钮upin，则对应的上升请求寄存器ur(t)赋值为1，否则，若电梯运行时间到，且没有任何请求，则对应的上升请求寄存器ur(t)赋值为0；反之，如果电梯处于运行中，楼层选择指示为t且t<num时按下了楼层选择确认键st_ch，或者按下了下降按钮downin,则对应的下降请求寄存器dr(t)为1，否则，若电梯运行时间到，且没有任何请求，则对应的下降请求寄存器dr(t)为1，否则，若电梯运行时间到，且没有任何请求，则对应的下降请求寄存器dr(t)赋值为0；除此之外的其他情况发生时，各楼层的上升、下降请求寄存器都置位为0。3.3.3电梯运行次态控制电梯运行次态控制进程的设计是实现电梯控制器最为重要的一部分，正确分析电梯的运行状态是完成设计的关键。该进程根据ur/dr寄存器的状态和电梯所在楼层的变量liftor，当wai_t的值为110时，给出电梯的下一个状态。信号ladd指示电梯的下一个状态，其值为11时电梯上升，00时电梯下降，01或者10电梯都处于等待状态.假设运行时间到，wai_t=110,如果此时上升或下降请求寄存器的每一位都为0，则电梯处于等待状态，当run_stop信号为高电平时，电梯处于运行状态，电梯下一状态指示信号ladd为00或者01；否则，若电梯处于第N层，如果此时第N+1层的上升或者下降请求寄存器的值为1，则电梯处于运行等待状态，如果此时第N+1层以上的上升或者下降寄存器有请求或者N层以下的上升或者下降寄存器有请求或者N层以下的上升或者下降寄存器有请求，电梯处于上升运行状态，ladd的值为11，其他情况下处于下降运行状态，ladd的值为0。3.3.4楼层计数及关门控制此进程完成提前/延时关门控制功能，并对电梯运行的楼层数进行计数，在分频信号的上升沿启动进程，信号closex和delayx分别完成提前关门请求，并根据下一状态指示信号ladd对楼层计数器liftor进行相应的操作。第四章 软件设计4.1仿真软件介绍4.1.1Quartus II的介绍Quartus II是Altera提供的FPGA/CPLD开发集成环境，Altera是世界上最大的可编程逻辑器件供应商之一。Quartus II于21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plus II的更新换代产品，其界面友好，使用便捷，提供了一种与结构无关的设计环境，使设计者能方便的进行设计输入、快速处理和器件编程。Altera的Quartus II提供了完整的多平台设计环境，能满足各种特定设计的需要，也是单芯片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具，并为Altera DSP开发包进行系统模型设计提供了集成综合环境。Quartus II设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。Quartus II 也可以利用第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA Compiler II，并能直接调用这些工具。同样，Quartus II 具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外，Quartus II与MATLAB和DSP Builder结合，可以进行基于FPGA的DSP系统开发和数字通信模块的开发。Quartus II包括模块化的编译器。编译器包括的功能模块有分析/综合器（Analysis & Synthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器(Timing Analyzer)、设计辅助模块（Design Asistant）、EDA网表文件生成器（EDA Netlist Writer）、编辑数据接口（Compiler Database Interface）等。可以通过选择Start Compilation来运行所有的编译器模块，也可以通过选择Start单独运行各个模块。还可以通过选择Compiler Tool（Tools菜单），在Compiler Tool窗口中运行该模块来启动编译器模块。在Compiler Tool窗口中，可以打开该模块的设置文件或报告文件，或打开其他相关窗口。此外，Quartus II还包含许多有用的LPM(Library of Parameterized Modules)模块，他们是复杂或高级系统构建的重要组成部分，在SOPC设计中被大量使用，也可在Quartus II中与普通设计文件一起使用。提供的函数均基于器件的结构做了优化设计，在许多实用情况中，必须使用宏功能模块才可以使用一些特定器件的硬件功能。例如各类存储器、DSP模块、LVDS驱动器、PLL、以及SERDES和DDIO电路模块等。Quartus II编译器支持的硬件描述语言有VHDL（支持VHDL87及VHDL97标准）、Verilog HDL及AHDL（Altera HDL）。Quartus II支持层次化设计，可以在一个新的编辑输入环境中对使用不同输入设计方式完成的模块（元件）进行调用，从而解决了原理图与HDL混合输入设计的问题，在设计输入之后，Quartus II的编译器将给出设计输入的错误报告。可以使用Quartus II带有的RTL Viewer观察综合后的RTL图。4.1.2文本输入设计1. 建立工作库文件夹和编辑设计文件（1）新建一个文件夹；（2）输入源程序；（3）文件存盘；2创建工程3.全程编译4.时序仿真5.应用RTL电路图观察器4.2仿真结果4.2.1显示模块编译 (.vhd) 采用共阴数码管LED数码显示管，实现电梯控制器状态指示功能，其输入信号为电梯控制器主体电路的运行状态输出信号。源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity led isport(ledin:in std_logic_vector(3 downto 0); ledout:out std_logic_vector(6 downto 0);end led;architecture rtl of led isbegin process(ledin) begin case ledin is when"0000"=>ledout<="0111111"-0 when"0001"=>ledout<="0000110"-1 when"0010"=>ledout<="1011011"-2 when"0011"=>ledout<="1001111"-3 when"0100"=>ledout<="1100110"-4 when"0101"=>ledout<="1101101"-5 when"0110"=>ledout<="1111101"-6 when"0111"=>ledout<="0000111"-7 when"1000"=>ledout<="1111111"-8 when"1001"=>ledout<="1101111"-9 when others=>ledout<="0000000"-其他情况灯灭 end case;end process;end rtl;图4-1 显示模块编译生成符号：图4-2 显示模块生成符号4.2.2主体模块编译（.vhd）此模块完成提前/延时关门控制功能，并对电梯运行的楼层数进行计数，在分频信号的上升沿启动进程，信号closex和delayx分别完成提前关门请求，并根据下一状态指示信号ladd对楼层计数器liftor进行相应的操作。图4-3 主体模块编译生成符号：图4-4 主体模块生成符号4.2.3RTL电路图（.bdf）图4-5 RTL 电路图4.2.4仿真结果（.vwf）电梯控制器仿真波形图如图4-6所示图中，当信号close为高电平时，电梯进入运行次态控制进程，通过判断上升、下降请求寄存器每一位的值，决定电梯的运行状态，并通过状态指示信号输出该状态。图4-6 电梯控制系统仿真波形图结束语本设计采用多进程的设计方法实现了一个多层单轿厢电梯控制器。该电梯控制器遵循方向优先的原则，能够提前/延时开关电梯门，控制电梯运行开关，指示电梯运行情况、运行时间和所在楼楼层等。经过多个月的学习和工作，我终于完成了电梯控制系统的论文。从开始接到论文题目到系统的实现，再到论文文章的完成，每走一步对我来说都是新的尝试与挑战，这也是我在大学期间完成的最大的项目。在这段时间里，我学到了很多知识也有很多感受，从对EDA知识的淡忘，我开始了漫长的学习和试验，查看相关的资料和书籍，加上我不断的修改、删减和添加了一些自己的观点和想法。从而让自己头脑中模糊的概念逐渐清晰，使自己非常稚嫩作品一步步完善起来，每一次改进都是我学习的收获，每一次试验的成功都会让我兴奋好一段时间。    这次做论文的经历也会使我终身受益，我感受到做论文是要真真正正用心去做的一件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破，那也就不叫论文了。希望这次的经历能让我在以后学习中激励我继续进步。参考文献1彭介华.电子技术课程设计指导.北京：高等教育出版社,19972张明.Verilog HDL实用教程.成都：电子科技大学出版社,19993侯伯亨、顾新.VHDL硬件描述语言与数字逻辑电路设计.西安电子科技大学出版社,19994卢杰、赖毅.VHDL与数字电路设计.北京：科学出版社,20015李惠升.电梯控制技术.北京：机械工业出版社,20036顾斌、赵明忠.数字电路EDA技术,20047齐洪喜、陆颖.VHDL电路设计实用教程.清华大学出版社,20048杨晓慧.电子技术EDA实践教程.北京：国防工业出版社,20059潘松、赵敏笑.EDA技术及其应用.北京：科学出版社,200710潘松、黄继业.EDA技术和VHDL（第二版）M.北京：清华大学出版社,2007附录程序显示电路的VHDL：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity led isport(ledin:in std_logic_vector(3 downto 0); ledout:out std_logic_vector(6 downto 0);end led;architecture rtl of led isbegin process(ledin) begin case ledin is when"0000"=>ledout<="0111111"-0 when"0001"=>ledout<="0000110"-1 when"0010"=>ledout<="1011011"-2 when"0011"=>ledout<="1001111"-3 when"0100"=>ledout<="1100110"-4 when"0101"=>ledout<="1101101"-5 when"0110"=>ledout<="1111101"-6 when"0111"=>ledout<="0000111"-7 when"1000"=>ledout<="1111111"-8 when"1001"=>ledout<="1101111"-9 when others=>ledout<="0000000"-其他情况灯灭 end case;end process;end rtl;九层电梯控制器主体的VHDL:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity lift isport( clk:in std_logic;-时钟信号 upin:in std_logic;-上升请求键 downin:in std_logic;-下降请求键 st_ch:in std_logic;-楼层请求键 close:in std_logic;-提前关门键 delay:in std_logic;-延时关门键 run_stop:in std_logic;-电梯运行开关 lamp:out std_logic;-运行或停止灯 run_wait:out std_logic_vector(3 downto 0);-运行或等待时间 st_out:out std_logic_vector(3 downto 0);-电梯所在楼层指示 direct:out std_logic_vector(3 downto 0);-楼层选择指示 end lift;architecture rtl of lift issignal ur,dr:std_logic_vector(9 downto 1);signal dir,liftor:integer range 0 to 8;signal wai_t:std_logic_vector(2 downto 0);signal divide,hand,clkin:std_logic;signal ladd:std_logic_vector(1 downto 0);signal closex,delayx:std_logic;begin direct<=conv_std_logic_vector(dir,4)+1; st_out<=conv_std_logic_vector(liftor,4)+1; run_wait<='0'& wai_t; lamp<=ladd(1); hand<=wai_t(2)and (not wai_t(1) and wai_t(0); closex<=close and (not ladd(1); delayx<=delay and (not ladd(1);-分频进程p0:process(clk)begin if(clk'event and clk='1') then clkin<=not clkin; end if;end process p0;-分频及楼选信号产生进程p1:process(clkin)begin if(clkin'event and clkin='1') then divide<=not divide; if(dir=8)then dir<=0; else dir<=dir+1; end if; end if;end process p1;-楼层请求寄存器置位与复位进程p2:process(ur,dr,dir,upin,downin,st_ch,liftor,wai_t,run_stop,hand) variable num,t:integer range 0 to 9;begin num:=liftor+1; t:=dir+1; if(run_stop='1')then -电梯运行时 -选择楼层大于当前楼层或者有上升请求 if(t>num) and (st_ch='1') or (upin='1')then case t is when 1=>ur(1)<='1' whe