PCAppt课件 第二章 Intel PCA开发系统.ppt

第二章 Intel PCA开发系统,XScale 系统结构 PXA255 处理器结构与特性 基于XScale的PXA255 开发系统,2.1、XScale 系统结构,2.1.1 采用改进型哈佛结构,其结构特点为：使用两个独立的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并行处理；具有一条独立的地址总线和一条独立的数据总线，利用公用地址总线访问两个存储模块（程序存储模块和数据存储模块），公用数据总线则被用来完成程序存储模块或数据存储模块与CPU之间的数据传输；两条总线由程序存储器和数据存储器分时共用。,2.1.2 采用7级超级流水线,PXA255拥有7级超级流水线，主要由主流水线、MAC流水线和内存访问流水线组成。,五级流水线,流水线技术,流水线技术,流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。统水线要求所有的流水级部件必须在相同的时间内完成各自的子过程，在流水线中指令流动一步是一个机器周期。机器周期的长度必须由最慢的流水级部件处理子过程所需的时间决定。指令流水线是将指令执行分成几个子过程，每一个子过程对应一个工位，我们称为流水级或流水节拍。,指令流水执行特点：,1、一条指令分成几个子过程，每个子过程为一个流水级。2、每个子过程由专门的硬件功能部件来完成。3、每个流水功能部件的工作时间是不相同的，流水节拍时间由最长的流水功能部件处理时间决定。4、流水线工作一般有三个阶段，即建立、稳态和排空阶段。5、理想情况下，在流水线处于稳态时，每一流水节拍时间都得到一条指令执行的结果，流水加速比就等于流水线的级数，即流水深度。,F1/F2指令读取 ID指令译码 RF寄存器文件/移位级 X1执行级 X2执行级 XWB写回级,PXA255主流水线,MAC 流水线,执行所有的乘/累加指令，它执行40位累加寄存器acc0同时也能将指令值转化成普通的ARM寄存器值。MAC不是真正的一条流水线，指令的类型和资源均定它所需的周期数。不会同时两条指令出现在MAC 流水线上。当MAC 在处理一条指令的时候其它指令不允许进出到M1 中，除非原来的指令在下一个周期中处理完成。MAC单元执行开始于 M1，接受2个32位操作数，N个周期后完成并返回寄存器文件。,内存访问流水线,内存流水线有D1、D2和DWB3级构成，独立完成指令的装载和存储。在执行完X1后开始执行D1 级，计算有效的存/取地址。在D2 级数据Cache和小型数据cache返回目的数据，在DWB级进行填入缓冲器和写入缓冲器操作。,2.1.3 XScale 乘/累加MAC,MAC只需一个周期即完成乘/累加操作；,MAC由32位乘法和一个CSA（Carry Save Adder）华莱士加法树（WT结构）构成，最后产生40位累加器,CSA(Carry Save Adder)将本级进位传至下级,求和速度快,且速度与字长无关。在阵列乘法器中,CSA把PP阵列（被乘数与乘数中的某一位相乘,产生一组PP）缩减至Sum和Carry两项,再用高速加法器求和得积。,CSA加法器构成的乘法器,(a)普通串行结构；(b)华莱士压缩树,2.1.4 内存管理（MMU）,提供内存访问保护和虚拟地址到物理地址的映射,支持指令TLB和数据TLBTLB-Translation Lookaside Buffers,地址变换后备缓冲器）,使用CP15协处理器来完成MMU,一般从虚拟地址到物理地址需2次主存，为减少主存接入代价，就在虚拟地址和物理地址之间插入一个TLB。一般每个存储器有一个TLB，所以Xscale中有D TLB 和I TLB。为了减少TLB的开销，TLB中只存放最近使用过的页表项，其淘汰替代算法采用循环法。TLB增加了相应的锁操作。,TLB-地址变换后备缓冲器,2.1.5 Cache结构,XScale 的Cache有32KB I Cache和 D Cache、2 KB微小型I Cache 和D Cache有128入口的直接映像Cache结构的分支目标缓冲器BTB Xscale支持写回和写直通操作。写回：命中Cache的存储操作不产生一个到外部存储器的写操作。它缓解了外部存储器压力。写直通：所有的存储操作 都要写到外部存储器，它保持了外部存储器和Cache的一致性,分支目标缓冲器（BTB）,2.1.6 Xscale性能检测(使用CP14协处理器),XScale的性能监测模块可以通过CP14的寄存器03进行控制,2个32位性能计数器，它可以分别对2个独立的事件同时进行计数；1个时钟计数器，记录内核时钟数，用来表示时间延迟。,2.1.7 Xscale调试,Xscale的JTAG调试方式,接收/发送控制寄存器（TXRXCTRL）,RR位,为1时RX准备好,为0时无数据或不可用。OV位,为1时RX溢出,为0时无溢出。D位，该位为高速下载标志位。TR位,为1时TX准备好,为0时无数据或不可用。,通用RX应答协议,XScale 系统结构 PXA255 处理器结构与特性 基于XScale的PXA255 开发系统,Intel PXA255结构,PXA255结构特点,时钟和电源控制器存储器控制器：支持100MHz SDRAM DMA控制器：具有16个优先级通道 LCD控制器：支持被动和主动LCD显示 系统集成模块：包括GPIO、中断控制器、实时时钟、PWM。支持各种接口：I2S,I2C,2路UART,IrDa,USB Client,MMC,NSSP等,2.2.1、时钟管理,2.2.2 电源管理,Turbo Mode:在短时间内高速运行.快速方式的加速倍率有CCCR寄存器N值决定.Run Mode:正常工作方式.Idle Mode:停止CPU内核时钟，但仍继续监视片内外中断服务请求当发生允许中断时可唤醒CPU，重新启动CPU时钟.Sleep Mode:CPU内核无电源，仅RTC核电源管理器继续工作。SDRAM置为自我刷新方式。功耗最低,2.2.3、DMA控制器,共有16各通道，每个通道有4各32位寄存器控制 外设与存储器及存储器与存储器之间的传送 提供了两种操作模式：非描述子接入方式：主要用于轮询模式 描述子接入方式：主要用于中断模式（更有效）16个信道被分为四组，其优先级各不相同 每个外设都有一个或多个专用DMA请求线,2.2.4、存储器控制器,SDRAM 最大100MHz存储器总线接口可与DRAM、SDRAM、ROM、SMROM、SRAM以及其它潜在的I/O器件共享数据信号 SDRAM支持4个块，每块最大可为64MB。4个块又可分两对，每对中两个块大小和管理必须一样，不同对可以不一样。静态存储器接口和潜在的可变速率I/O接口支持6个片选（CS5.0）,每个片选可独立管理.支持16位PC卡/Compact Flash接口,2.2.5、LCD控制器,最大支持10241024，16bits 颜色的LCD Sitsang开发板使用的LCD是640480 支持被动（DSTN）和主动（TFT）显示模式 DSTN：扫描屏幕被分为上下两部分，CPU同时并行对这两部分进行刷新（双扫描），DSTN显示屏上每个像素点的亮度和对比度因不能独立控制，显示效果不佳。每个像素点不能自身发光，是无源像点。TFT：每个液晶像素点是由集成在像素点后面的薄膜晶体管来驱动，是有源像素点。,Interrupt controllerGPIOReal time clockOS timerPWM,2.2.6、系统集成单元,Interrupt controller,提供22个中断源，各中断可设置为IRQ或FIQ，FIQ优先级高于IRQ 中断控制器分两级：,第一级包含中断屏蔽寄存器(ICMR)和中断状态寄存器(ICPR)。第二级为该中断的源器件的寄存器。通常情况下多个二级中断可通过或操作产生一个一级中断。,GPIO,GPIO可产生和捕捉输入和输出信号；很多GPIO有第二功能，可通过GAFR设置；GPDR：设置GPIO脚的输出还是输入写GPIO（设置为输出脚）：GPSR(H),GPCR(L)读GPIO（设置为输入脚）：GPER和GFER用于设置上升/下降沿检测；GEDR用于读出GPIO跳变类型。,实时时钟（RTC）,RTC可设置产生1Hz输出的周期性信号。可由RTC在预定时间产生中断或唤醒事件。,操作系统定时器,时钟由3.6864MHz振荡器产生；OS计数寄存器OSCR，四个匹配寄存器OSMR3:0，状态寄存器OSSR，中断允许寄存器OIER 当OSCR与任一个OSMR值相同且允许中断时，将置位OSSR中的标志位。,PWM（脉冲宽度调制）,可产生两个独立的输出信号PWM0,PWM1 可通过相应的寄存器来控制每个输出信号的周期及占空比 在Sitsang板上PWM0被用于控制LCD显示的亮度。一般要求周期大于4ms，占空比在20100之间。,7、其它接口,与卡有关的接口 MMC卡(多媒体存储卡）SD卡 CF卡 串行接口 USB1.1 UART（full function UART,BT UART,STD UART）IrDA（FIR）SSP（增加了Network SSP功能）I2C,CF卡,CF卡采用闪存（flash）技术，CF卡使用3.3V到5V之间的任何电压工作 CF卡使用的连接器与PCMCIA卡所用的连接器相似 一般CF卡的用电量仅为磁盘驱动器（4.6cm和6.4cm）的5%尺寸：43mm x 36m x 3.3mm,SD卡,Secure Digital Memory Card 通过9针的接口界面与专门的驱动器相连接，不需要额外的电源来保持其上记忆的信息尺寸为32mm x 24mm x 2.1mmMMC可以被新的SD设备存取，兼容性则取决于应用软件，但SD卡却不可以被MMC设备存取,MMC卡,MultiMediaCard尺寸32mm x 24mm x 1.4mm接口只有7针MMC的操作电压为2.7伏到3.6伏，写/读电流只有27mA和23mA，功耗很低,USB1.1接口,电气特性,图5-10 USB 的电缆,高速信号的比特率为12Mbps，低速信号为1.5Mbp,时钟信号被转换成NRZI(None Return Zero Invert，即无回零反向码)码:遇0转换点位，遇1不转换,总线的拓扑结构,图58 总线的拓扑结构,IC公用双总线结构,IrDA,红外线是波长在750nm至1mm之间的电磁波 采用4PPM调制解调(Pulse Position Modulation)，即通过分析脉冲的相位来辨别所传输的数据信息 采用半双工方式传送数据,4PPM 调制方式,四个时隙（timeslot）称为一个时片（chip）一个时片编码两个位元，每个时片500ns,四个2-bit pairings，称为nibbles位元组中先传送最低两个位元,IrDA（4Mbps）串行帧格式,引导标志：1000 0000 1010 0000 重复16次起始标志：0000 1100 0000 1100 0110 0000 0110 0000停止标志：0000 1100 0000 1100 0000 0110 0000 0110,PXA270新增加的功能,Intel的SpeedStep技术：根据需要动态调节CPU的性能，这样可以降低电力消耗 增加无线MMX技术附加外围设备，比如USB接口和摄像机接口 内部256K SRAM 减少电耗和延迟 内部有64 M的32位包内StrataFlash闪存,XScale 系统结构 PXA255 处理器结构与特性 基于XScale的PXA255 开发系统-sitsang开发板,64 Mbytes SDRAM32 Mbytes boot ROM32 Mbytes flash memory一个 compact flash 插座触摸屏控制器音频辩解码器 Toshiba LTM04C380K LCD显示一个 USB client port，两个USB host portsI2C总线通信LAN91C96*以太网控制器,Sitsang开发板主要功能,Pulse width modulation control一个高速红外线传送器多个串口一个为SD卡或MMC卡的插槽一个为用户使用的扩展槽Isolatable processor core voltage for precise power measurements用于应用软件调试使用的32 个LEDs一个 5-way Mini-Joystick 和两个软按钮 重力加速度的传感器,电源系统,Memory map,Flash,64MB Flash memory.2 banksPress S2 when power on to switch flash,Accelerometer Sensor,Measure accelerations with a full-scale range of 2g Accelerations=(T1/T2 50%)/(12.5%)g,JTAG Chain,BLRs(板级寄存器),BLRs-BIPR and BIMR,BIPR和BIMP,IRQ4=(REG_BIPR_CF_IRQ and REG_BIMR_CF_IRQ)or(REG_BIPR_USB_HC_IRQ and REG_BIMR_USB_HC_IRQ);IRQ_Clr4=not(Write_BIPR_Flag and(DATA_BIT_BIPR_CF_IRQ orDATA_BIT_BIPR_USB_HC_IRQ);,Sitsang板上IRQ4的处理：,Sitsang 开发板的层次安排,第一层 元件层第二层 地层第三层 走线层第四层 地层第五层 电源层第六层 走线层第七层 地层第八层 底层,PCB布线要领,电源、地线之间加上去耦电容，每个芯片至少一个0.01uF0.1uF的电容尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，在板内部数字地和模拟地处理，最后在一点连接信号线布线首先应考虑用电源层，其次才是地层,习题,1、简述XSCALE微内核的特点2、简述ARM，XSCALE和PXA255之间的关系3、查阅资料了解更多关于流水线技术的特点4、简述冯.诺依曼结构和哈佛两种结构的特点5、查阅资料了解STN和TFT两类LCD屏的区别,