工艺整合：标准双极型制作工艺课件.ppt

大家好,1,双极型集成电路制造工艺,2,1 电学隔离 所有晶体管的集电极都在外延层上，隔离的目的是使不同隔离区的元件实现电隔离。（1）反偏PN结隔离（2）全介质隔离（3）混合隔离元件,3,（1）反偏PN结隔离 通过外延，选择性扩散等工艺方法，将芯片划分为若干个由P区包围的N型区，P区接电路中的最低电位，使PN结反偏。利用反偏PN结对器件进行隔离。,4,反偏PN结隔离工艺简单占芯片面积较大且受反向漏电影响，隔离效果不是最佳 寄生电容较大MOSFET可以利用自身的PN结实现电学隔离,5,（2）全介质隔离用SiO2将要制作元件的N型区（或P型区）包围起来，实现隔离,N,N,6,全介质隔离 隔离效果好工艺复杂（需要反外延，磨片等工艺），生产周期长，成品率低，成本高（主要用于高压和抗辐射等特殊领域的集成电路）,7,（3）混合隔离元件四周采用介质隔离，而底部用反偏PN结隔离,8,混合隔离可以使元件的图形尺寸缩小，芯片面积利用率得到提高，（现已广泛采用这种方法）在保证电路正常的工作情况下，尽量减少隔离岛的数目，是IC 版图设计中必须考虑解决的问题,9,埋层（埋层氧化）,2 pn结隔离集成电路工艺流程,初始氧化，热生长厚度约为5001000nm的氧化层,（提供集电极电流的低阻通路）,10,埋层（埋层光刻）,光刻，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶,11,埋层（埋层扩散）,进行大剂量As+注入并退火，形成n+埋层,12,埋层（去氧化层）,利用HF腐蚀掉硅片表面的氧化层,13,外延层（外延生长）,将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定,14,隔离（隔离氧化）,15,隔离（隔离光刻）,16,隔离（隔离扩散）,17,隔离（去氧化层）,18,基区（基区氧化）,19,基区（基区光刻）,20,基区（基区扩散）,21,基区（去氧化层）,22,发射区（发射区氧化）,23,发射区（发射区光刻）,24,发射区（发射区扩散）,25,发射区（去氧化层）,26,金属连线（引线氧化）,27,金属连线（接触孔光刻）,28,金属连线（蒸铝）,29,金属连线（引线光刻）,合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450、N2-H2气氛下处理2030分钟形成钝化层在低温条件下(小于300)淀积氮化硅刻蚀氮化硅，形成钝化图形,反刻铝,30,