电子科大16秋《数字逻辑基础》在线作.docx

电子科大16秋数字逻辑基础在线作电子科技大学电子科大16秋数字逻辑基础在线作业1一、单选题1. 十进制数25用8421BCD码表示为。A. 10101B. 00100101C. 100101D. 10101正确答案：2. 组合型PLA是由构成。A. 与门阵列和或门阵列B. 一个计数器C. 一个或阵列D. 一个寄存器正确答案：3. 当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有。A. 触发器B. 晶体管C. MOS管D. 电容正确答案：4. ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可个字。A. 10B. 102C. 210D. 104正确答案：5. 用四选一数据选择器实现函数Y=A1A0+A1A0，应使( )A. D0=D2=0，D1=D3=1B. D0=D2=1，D1=D3=0C. D0=D1=0，D2=D3=1D. D0=D1=1，D2=D3=0正确答案：6. 表示任意两位无符号十进制数需要二进制数。A. 6B. 7C. 8D. 9正确答案：7. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。A. 组合逻辑电路B. 时序逻辑电路C. 存储器D. 数模转换器正确答案：8. 3线8线译码器74HC138，数据输入端A2A1A0为011时，输出( )A. BCD代码B. 三位二进制数C. 十进制数D. 二十进制数正确答案：9. 标准或-与式是由构成的逻辑表达式。A. 与项相或B. 最小项相或C. 最大项相与D. 或项相与正确答案：10. 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是( )A. 加法器不可以设计成减法器B. 用加法器可以设计任何组合逻辑电路C. 用加法器不可以设计组合逻辑电路D. 用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式正确答案：11. 触发器有两个稳态，存储8位二进制信息要个触发器。A. 2B. 8C. 16D. 32正确答案：12. 下列触发器中，只有保持和翻转功能的是触发器。A. RS型B. JK型C. D型D. T型正确答案：13. 下列四个数中，最大的数是。A. (AF)16B. (001010000010)8421BCDC. (10100000)2D. (198)10正确答案：14. 八路数据分配器，其地址输入端有( )个A. 1B. 2C. 3D. 4正确答案：15. 有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q*=Q,则输入信号应为( )。A. SR0B. SR1C. S1，R0D. S0，R1正确答案：16. 根据最小项与最大项的性质，任意两个不同的最大项之和为1。A. 不确定；B. 0C. 1D. 11正确答案：17. 能将输出端直接相接完成线与的电路有。A. TTL与门B. 或门C. 三态门D. 三极管非门正确答案：18. 二十进制译码器输入为( )。A. 灭零输入RBI为0，且数据输入为0B. 灭零输入RBI为0C. 灭零输入RBI为1，且数据输入为0D. 灭零输入RBI为1正确答案：19. 八路数据分配器，其地址输入端有个。A. 1B. 20C. 3D. 4正确答案：20. 具有：置0、置1、保持和翻转功能的触发器是( )。A. JK触发器B. SR触发器C. D触发器D. T触发器正确答案：21. Moore和Mealy型时序电路的本质区别是。A. 没有输入变量B. 当时的输出只和当时电路的状态有关，和当时的输入无关C. 没有输出变量D. 当时的输出只和当时的输入有关，和当时的电路状态无关器正确答案：22. 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器。A. 保持原态B. 置0C. 置1D. 翻转正确答案：23. 在情况下，“或非”运算的结果是逻辑0。A. 全部输入是0B. 全部输入是1C. 任一输入为0，其他输入为1D. 任一输入为1正确答案：24. n级触发器构成的环形计数器，其有效循环的状态数为。A. n个B. 2n个C. 2n-1个D. 2n个正确答案：25. 编码器的逻辑功能是将( )A. 普通编码器和优先编码器都允许输入多个编码信号B. 普通编码器和优先编码器都只允许输入一个编码信号C. 普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D. 普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号正确答案：