数字频率计的设计与制作.docx

数字频率计的设计与制作 数字频率计的设计与制作 1 绪论 1.1 课题背景 数字频率计(DFM)是电子测量与仪表技术最基础的电子仪表类别之一, 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，而且它是数字电压表(DVM)必不可少的部件。当今数字频率计不仅是作为电压表、计算机、天线电广播通讯设备、工艺过程自动化装置。多种仪表仪器与家庭电器等许多电子产品中的数据信息输出显示器反映到人们眼帘。集成数字频率计由于所用元件少、投资少,体积小,功耗低,且可靠性高,功能强,易于设计和研发,使得它具有技术上的实用性和应用的广泛性。不论从我们用的彩色电视机、电冰箱，DVD，还有我们现在家庭常用到的数字电压表数字万用表等等都包含有频率计。现在频率计已是向数字智能方向发展，即可以很精确的读数也精巧易于控制。数字频率计已是现在频率计发展的方向,它不仅可以很方便的读数,而且还可以使频率的测量范围和测量准确度上都比模拟先进.而且频率计的使用已是很多的方面,数字卫星、数字通讯等高科技的领域都有应用，今天数字频率计的发展已经不仅仅是一个小电子产品的发展也是整个民族乃至整个国家的发展，所以频率计的发展是一个整体的趋势。 而从民族产业上来说，我们在这种产业中还落后于西方发达国家，这将会关系到民族产业的兴衰。所以我们必须很重视当前的情况，学习发达国家的先进技术以发展本国的产业。 1.2 课题研究的目的和意义 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。随着人们文化生活水平的提高，加上现在中国国力的上升，人民在不断的追求高质量生活的同时大都在密切的关注着我们的民族产业的发展前景。而频率计的发展虽是一个极小部分但也可以反映出我国民族产业发展的现状。我国在很多的方面都已不在是过去那个很贫穷落后的国家，但是关系着我们国计民生的民族产业的发展却是不尽人意，不能不成为今天令人注目的焦点。 本论文主要讲述了数字频率计的小集成制作。用小集成块来实现所要测信号的频率的要求。正是因为数字频率计的应用是如此的广泛，才使得它的作用是如此的重要,所以更应该去关注和研究。 1.3 国内外概况 我国的频率计其实不是落后发达国家太多的，我国在这个领域的发展是极其迅速的，现在的技术实际已是多年来见证。我国现阶段电子产品的市场特点,电子数字化发展很快。在我国和发达国家的发展情况是趋于一致的，数字频率计已经应用于高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品。我国的CD、VCD、DVD和数字音响广播等新技术已开始大量进入市场;而在今天这些行业中都必须用到频率计。到今天频率计已开始并正在向智能、精细方向的发展。 国外的发展比我国要早，所以在这些行业中还领先于我们，我国还是缺少开发和研发的资金投入，很多的电子企业都不太乐意去花大量的时间、资金和精力去研究和开发，这也就使得我国在这方面的人力和资金都不充足，也就无法于发达国家相比，不能够形成一个量产的效果。从而很多的企业没有竞争力，这也和我国其他的民族产业存在相同的情况，这也正是我国在高速发展后的今天很少有自己的民族品牌的原因，所以我国应该大力的支持自己的民族品牌，不仅仅是要在资金和人才的投入，还要有具体的实际行动并起到一定的保护作用。 1.4 课题的主要研究工作 1.4.1 数字频率计的设计概况 数字频率计的设计与制作是一种过程，并不仅是一种产品。它作为一种产品，可以大量生产，并且可用于许多装置中，就在今天的数字电压表和数字万用表中都有频率计的功能。一种规格即可满足的有场合的要求的设计，往往不能做到完全满足，而且对许多用户来说其使用性能也极差。设计过程由许多零碎资料的收集过程的组成，就像拼图游戏里的零碎图片同时把它们拼装在一起，使得它们之间即不重叠也没有间隙。而作为一个设计者必须明白自己所要设计的是什么，是来实现一个什么样的功能，在设计过程中所要注意到的问题。 1.4.2 我的数字频率计的设计概况 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号、方波信号、尖脉冲信号及其他各种单位时间内变化的物理量.本文粗略讲述了我在本次实习中的整个设计过程及收获。讲述了数字频率计的工作原理以及其各个组成部分，记述了我在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到实验结果的方方面面。本设计为一个数字频率计数器。各功能模块采用中小规模集成电路，该系统主要由输入整形电路、晶体振荡器、分频器及闸门控制电路、计数译码器显示电路等组成。本设计器能实现对输入幅度在50mv5V之间频率在1HZ10MHZ之间的方波或者正弦波信号进行频率计数，输出采用LED显示。为了维持LED的正确显示，故在数据显示前增加锁存器，其集成译码电路和译码器可大大提高电路的可扩展性。 2 电路的设计思路 2.1 系统方案选择 1 方案一 电路整体框架如图一所示。被测信号经过放大，整形电路将其转换成同频率的脉动信号，送入计数器进行计数，闸门的一个输入信号是秒脉冲发出的标准脉冲信号，秒脉冲信号源含有个高稳定的石英振荡器和一个多级分频器共同决定，其时间是相当精确的，计数器显示电路采用七段共阴极LED数码管。 被测 信号 放 大 整 形 计 数 显 示 秒脉冲产生 闸门控制 电 源 图 2.1.1 方案一 框架图 2. 方案二： 本方案采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。 图2.1.2 方案二 框架图 3. 方案三: 采用频率计专用模块,即大规模集成电路将计数器、锁存器、译码、位和段驱动，量程及小数点选择等电路集成在一块芯片中，该方案在技术上是可行的，可以简化电路的设计，当对于设计要求中的某些指标，采用专用模块来完成比较困难，即扩展极为不便。 图2.1.3 方案三 框架图 综合以上：第一种方案具有设计复杂度小、电路简洁、功能实用且成本低廉等特点，其稳定性较好基本能满足设计要求。方案二采用单片机处理能较高要求，但成本提高且设计复杂。方案三采用专用频率计设计模块固然设计简单且稳定但系统可扩展性能较差。所以我采用第一种设计方案。在设计中，所有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点；采用了门控信号和被测信号对计数器的使能端进行双重控制，提高了测量的精确度；在运算单元采用了高速串行BCD码除法，不仅提高了运算速度，而且减小了资源消耗。如图为方案一的原理框图 图2.1.4 信号控制图 2.2 系统结构及基本设计原理 数字计数器的结构框图： 译码显示器 逻辑控制电路 IV 锁存器 V 计数器 闸门电路 I 时基电路 图2.2.1 结构框图 放大整形电路 VX 通常频率计是由输入整形电路、时钟振荡器、分频器、量程选择开关、计数器、显示器组成。 所谓频率，就是周期性信号的在单位时间内变化的次数，若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为： f=NT 上图是数字频率计的结构框图。被测信号VX经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号II，其高电平持续的时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清“0”脉冲V，使技术器每次测量从零开始计数。各信号之见的时序关系如图所示。 数字频率计广泛的用来测量交流电信号的频率、周期、频率比、时间间隔、累积计数等。它由输入通道、计数显示、时间基准和逻辑控制电路等四部分组成。输入通道：对输入信号的波形进行整形放大，使波形与幅值“标准化”，以适合于计数器的工作。 计数器：累计输入脉冲的个数，并将结果用十进制数字显示。 时间基准：对晶体振荡器产生的标准频率经过分频和倍频，产生一系列的闸门时间和时标信号。 逻辑控制电路：对仪表的有关部分进行逻辑控制，并自动地输入信号进行检测和显示。 在这个总的电路设计中包含有几个不同功能的分电路，每个电路在本设计中都有着自己特有的功能，也只有这几个分电路组合在一起才使得整个的电路实现其所要达到的功能。所以还是先介绍一个每一个分电路的功能特点。 2.3 数字频率计的指标及要求 1 信号频率:1HZ-10MHZ 2 十进制数显示输出信号频率 3 输入信号电压范围:50mV-5V 4 信号波形种类: 正弦波和方波 5 根据技术指标,利用Protel设计出原理电路图、PCB板图、计算电路元件参数,并选择元器件。 6列出元件明细表 7 安装调试电路,使之达到技术指标要求 8 按照毕业论文要求,写出毕业论文 2.4 基本电路设计 2.4.1 时基电路 脉冲产生电路采用石英钟集成电路产生，该集成电路内包含晶振、多级分频器、放大驱动电路等，其中采用晶振可以得到相对精度高，稳定度高的时基信号，分频器是由多级计数器完成，这样可得到标准的时基信号。两个引脚OUT1，OUT2交替输出窄脉冲信号，OUT1与OUT2输出脉冲时差1s，经VT1、VT2及与非门D1变换后，输出周期为1s的窄脉冲串。 图 2.4.1 时基信号波形图 时基电路的作用是产生一个标准时基信号(高电平持续时间为1s)由定时器555构成的多谐振荡器产生(当标准时间的精度要求较高时,应通过晶体振荡器分频获得).若振荡器的频率f=1(t1+t2)=0.8Hz,则振荡器的输出波形如图所示,其中t1=1s,t2=0.25s。由公式t1=0.7(R1+R2)C和t2=0.7R2C,可计算出电阻R1，R2及电容C的值.若取电容C=10mf则 töR2=æç20.7C÷=35.7KW 取标称值36KW。 èøtöR1=æç10.7C÷-R2=107KW 取标称值R1=47KW，RR=100KW。 èø555定时器是一种功能强大的模拟数字混合集成电路，应用十分广泛,它由TTL集成定时电路和CMOS集成定时电路,这二者功能完全相同,不同之处是:TTL集成定时电路的驱动能力比CMOS集成定时电路大。555集成定时器内部逻辑电路和外引线排列如下： Ucc85K电压控制 CO5阈值 TH6触发 TR5K2C25KSDC1RDQ-Q3输出 u04复位 RD7放电 D1GND图 2.4.2 图 2.4.3 555集成定时器内部逻辑电路和外引线排列 1为低电平触发端。该端输入电压高于Ucc时，比较器C2输出为“1”，31当输入电压低于Ucc时，比较器C2输出为“0”。 3为输出端。输出为“1”时的电压比电源电压Ucc低2V左右。输出最大电流为200mA。 为复位端。在此端输入负脉冲可使触发器直接置“0”，正常工作时，应将它接“1”。 2为电压控制端。静态时，此端电位为Ucc。若在此端外加直流电3压，可改变分压器各点电位值。在没有其他外部联线时，应在该端与地之间接入0.01mF的电容，以防干扰引入比较器C1的同相端。 2为高电平触发端。该输入端电压低于Ucc时，比较器C1输出为“1”，32当输入电压高于Ucc时，比较器C1输出为“0”。 3为放电端，当输出U0=“0”，即触发器Q= 1时，放电晶体管T导通，相当7端对地短接。当U0为“1”，即Q= 0，T截止，7端与地隔离。 和分别为电源端和接地端。CMOS555集成定时器的电源电压在4.5V18V范围内使用 表2.4.1 555集成定时器的功能表 RD 0 1 1 1 TH × 大于2/3UCC 小于2/3UCC 小于2/3UCC TR × 大于1/3UCC 小于1/3UCC 大于1/3UCC u0 0 0 1 保持 T 导通 导通 截止 保持 1. 用555集成定时器组成多谐振荡器的原理图及工作波形如图2.4.4所示。 (a) 图2.4.4 555集成定时器构成的多谐振荡器 (a)多谐振荡器的原理图 多谐振荡器的工作波形 R1、R2、C为外部电阻和电容元件。由波形图可见，电路没有稳态，仅存21在两个暂稳态，电容C在Ucc和Ucc之间充电和放电。T1期间，电源通过R1、33R2向C充电，可求得T1=0.7(R1+R2)C。T2期间C通过R2经放电端放电，可求得T2=0.7R2C。 因此，多谐振荡器的振荡周期为：T=T1+T2=0.7(R1+2R2)C。 555电路要求R1与R2均应大于或等于1KW，但R1+R2应小于或等于3.3MW。 外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力，因此这种形式的多谐振荡器应用很广。 2. 由555集成定时器组成单稳态触发器的原理图及工作波形如图2.4.5所示。 图2.4.5为由555集成定时器和外接定时元件R、C构成的单稳态触发器。稳态时555电路输入端处于电源电平，内部放电开关管T导通，输出端输出低电平，当有一个外部负脉冲触发信号经C2加到2端，并使2端电位瞬时低于13Ucc，UC低电平比较器动作，输出U0为高电平，开始一个暂态过程，电容C开始充电，按指数规律增长。当UC充电到23UCC时，高电平比较器动作，比较器C1翻转，输出U0从高电平返回低电平，放电开关管T重新导通，电容C上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。波形图如图3.4(b)所示。 图2.4.5 555集成定时器构成单稳态触发器 单稳态触发器的电路图 单稳态触发器工作波形 暂稳态的持续时间TR决定于外接元件R、C的大小。 T0=1.1RC 通过改变R、C的大小，可延时时间在几个微秒到几十分钟之间变化。当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端接地的方法来中止暂态，重新计时。此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。 由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B。被测信号频率为fx,周期Tx到闸门另一输入端A。当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭。单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零 。(简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数。同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。) 2.4.2 放大整形电路 在微弱信号的检测中，由于有用信号极其微弱，其量级通常非常低，会被强大的噪声所淹没，因此要设计这样的放大电路，应采用合理的屏蔽和接地技术，以最大限度地降低外部干扰、耦合等噪声。 在本系统，放大电路和红外光电管被共同放置在金属盒中，金属盒对整个放大电路来说相当于一个屏蔽罩，从而起到了屏蔽作用。在电路连接中应该注意以下两点：第一，导线屏蔽层应在信号接地处与零信号参考电位点相连。这样，屏蔽可看成不需要电流返回接地点的泄露通道；第二，若要使静电屏蔽罩有效，就必须将屏蔽罩内电路的零信号参考电位点与屏蔽罩相连接。如果信号地或接大地，那么屏蔽罩也要接地或接大地。如果信号不接地或大地，则屏蔽罩也不能接地或大地。 接地措施： 一般接地按其作用可分为保护接地和信号接地两类。低噪声放大器中的接地主要是指信号接地，接地的目的是希望放大器所有彼此连接的接地点对地的阻抗尽量小，从而降低地线电流对放大顺的影响。为了降低地线阻抗，最简单的办法是电路就近接地，同时尽量避免使用很长的接地线。通常，当工作频率低于1MHz时，可采用一点接地方式；当频率在110MHz之间时，如用一点接地，其地线总长度不得超过波长的1/20，反之，则应使用多点接地；当频率高于10MHz时，应采用多点接地。根据系统的工作频率，本设计采用了多点接地形式。多点接地示意图如图3所示。此外，还应注意整个电路电源线、地线的走向应与数据传递方向一致。但要避免交叉。在满足其它要求的基础上，应尽量加密地线以降低地线的阻抗。本电路由放大电路与整形电路两部分组成。对于输入幅度比较小的正弦波信号，要测量其频率大小，首先要进行放大整形，变成同频率的方波信号，实现此功能的电路如图所示: 图2.4.6 多点接地电路图 本文所介绍的放大电路经长时间通电测试，表现出输出电压漂移小、信噪比高、稳定度较高，线性度良好的特性。根据光电靶工作原理以及气枪弹形状，可知当气枪弹丸穿过光幕时，光电管会输出一个由小到大再由大到小的渐变信号。气枪弹进行射击时放大电路的实验数据如表2.4.2所列。 表2.4.2 放大电路实验数据 Vi(mv) 1.00 2.20 4.40 6.80 7.65 5.45 7.00 6.58 8.80 Vo(mv) 799.00 1750.0 3500.0 5425.0 6125.0 4375.0 5600.0 5250.0 7000.0 Av 799.0 795.5 795.5 797.0 800.6 802.7 800.0 797.8 795.5 其中：Av=798.8,Av=7.2,Vv%=0.72%<1% 本电路由放大电路与整形电路两部分组成。对于输入幅度比较小的正弦波信号，要测量其频率大小，首先要进行放大整形，变成同频率的方波信号，实现此功能的电路如图所示: 图2.4.7 放大与整形原理图 放大器采用三级CMOS反向器D5、D6、D7串联而成放大倍数为200倍，足以将30mV以上的信号电压放大至限幅状态。采用CMOS反向器组成的放大器具有输入阻抗高、功耗低、简单可靠，无须调试等特点。整形电路采用CMOS反向器D8、D9等构成施密特触发器，将模拟信号整形为边沿陡直的方波脉冲送入计数器。 接通电源后，用直流数字电压表测1V0端输出电压，如果IV0>3.4V，则放大电路和设计满足要求。否则，则需调节R2的阻值，直到其满足要求。 高速整形电路是高速计数电路的重要组成部分，它的性能对计数电路的最高计数频率影响很大。常用的高速整形电路有电流型施密特触发器和隧道二极管整形器两种，而我在这所用到的是施密特触发器作为整形电路。它对放大器的输出信号进行整形使之成为矩形脉冲。 2.4.3 逻辑控制电路 图2.4.8 逻辑控制电路图 控制电路是通用电子计数器完成逻辑控制的指挥系统，控制着主闸门的开启和关闭。在控制电路的协调指挥下，全机各部分电路协调动作，完成各项测量工作。通用电子计数器的测量程序是计数-显示复零。也就是说，在主门开启的时间内进行计数，然后由显示电路将计数结果显示出来，接着发出复零信号使仪器又恢复到测量前的初始工作状态。 根据如图所示波形，在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号。脉冲信号和清零信号可由两个单稳态触发器74LS123产生，他们的脉冲宽度由电路的时间常数决定。 设锁存信号和清零信号的脉冲宽度tw相同，如果要求tw=0.02s,则得 tw=0.45RextCext=0.02s 若取Rext=10K 则 Cext=tw0.45Rext=4.4mf 取标称值4.7mf 由74LS123的功能表可得，当1RD=1B=1时，触发器脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出1Q可获得一正脉冲，1Q端可获得一负脉冲，其波形关系正好满足图所示波形IV和V的要求。手动复位开关S按下时，计数器清“0”。 闸门控制电路的作用是形成计数器所需的控制脉冲。秒脉冲信号经八进制计数/分配器、与非门处理后，形成清零信号R和闸门控制信号，使计数器按“清零计数显示清零”的模式循环工作，可以方便的读取读数。 2.4.4 锁存器 锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上获得稳定的测量值。因为在1s内要计成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。如图所示，1s计数结束时，逻辑控制电路发出锁存信号IV，将计数器此时的值送译码显示器，因此显示器的数字是稳定的。 选用8D锁存器74LS273可以完成上述锁存功能。当时钟脉冲CP的正跳变来到时，锁存器的输出与输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变。所以在计数期间内，计数器的输出不会送到译码显示器。 图2.4.9 锁存器连接电路图 2.4.5 译码显示电路设计 在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多的数字设备不可缺少的部分。数字显示电路通常由译码器，驱动器和显示器等几个部分组成，如图示所示： 图2.4.10 数字显示框图 下面对显示器和译码器驱动器分别进行介绍。 电子显示技术的应用与研究涉及的范围很广，包括各种发光材料的发光机理的研究、实验；各种显示方式的基本原理及其结构形式，显示用的材料与器件的选择和制作工艺；显示信息的输入、变换、处理和控制，等等。随着科学技术的发展，随着经济、军事、社会与人们生活的发展，信息的种类和数量不断增加。人们生活在信息计会中，每时每刻都在获得某种信息。 数码显示器是用来显示数字，文字或符号的器件，现在已有很多种不同类型的产品，广泛应用与各种数字设备中，目前数码显示器件正朝着小型，低功耗，平面化方向发展。 数码显示方式一般有三中：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示字符，只需要使相应的电极发光即可，如辉光放电管，边光显示管等。第二种是分端式，数码是由分布在同一平面上若干端发光的笔划组成，如荧光数码管等。第三种是点阵式，它由一些按一定规律排列的可发光的点阵组成，利用光点的不同的组合便以显示不同的数码，如场发光记分牌。 近年来，由于半导体的制作和加工工艺逐步成熟和完善，发光二极管已日趋在固体显示中占主导地位。 LED之所以受到广泛重视而得到迅速发展，是与它本身所具有的优点分不开的。这些优点概括起来是：亮度高、工作电压低、功耗小、小型化而易与集成电路匹配、驱动简单、寿命长、耐冲击和性能稳定。 LED的发展前景极为广阔，目前正朝着更高亮度、更高耐气候性、更高的发光密度、更高的发光均匀性、可靠性、全色化方向发展。 由组成半导体的材料不同而可以得到能发出不同色彩的LED晶点。近几年，随着微电子技术、自动化技术、计算机技术的迅速发展，半导体制作工艺日趋成熟，导致LED显示点尺寸越来越小，解析度越来越高，而可将显示光的三基色复原成全彩色效果，使得发光二极管作为显示器件的应用范围日益扩大。 为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段 计数显示电路采用十进制计数/七段译码器和七段LED数码管组成8位十进制计数显示器。内部包含十进制计数和七段译码器两部分，译码输出可以直接驱动LED数码管。R为清零端，当R=1时计数器全部清零。INH端接闸门控制信号，当INH=0时，计数器计数；当INH=1时，停止计数，但显示的数字被保留。 电路中的RBI与RBO端多级级联，作用是自动消隐无效零。例如，计数状态为“000680”，电路自动消隐左边三位无效零，显示为“680”，以符合习惯。 LED显示 LED有七段和八段之分，也有共阴和共阳两种。 LED数码显示管显示原理和结构 单个LED是由7段发光二极管构成的显示单元，有10个引脚，对应于7个段、一个小数点和两个公共端。LED数码管结构简单，价格便宜。图2.7.1是八段LED数码管的结构和原理图：图2.7.1为八段共阴数码管结构图。八段数码管由八只发光二极管组成，编号是a、b、c、d、e、f、g和dp，分别与同名管脚相连。七段LED显示管比八段LED少一只发光二极管SP，其它与八段LED相同，SP显示段用于显示小数点。 图2.4.11 八段LED数码管原理和结构 八段LED数码显示管原理很简单，是通过同名管脚上所加电平的高低来控制发光二极管是否点亮从而显示不同字形的。例如，若在共阴LED管的dp、g、f、e、d、c、b、a管脚上分别家上7FH控制电平，则LED显示管显示字形“8”。7FH是按dp、g、f、e、d、c、b、a顺序排列后的十六进制编码，常称为字形码。因此，LED上所显示的字形不同，相应的字形码也不一样。八段共阴能显示的字形及相应字形码如表1所列。该表常放在内存中，SGTB为表的起始地址，个地址偏移量为相应字形码对表起始地址的项数。由于“B”和“8” 、“D”和“0”字形相同，故“B”和“D”均以小写字母“b”和“d”显示。 图2.7.1为共阳八段LED管的原理图。图中，所有发光二极管阴极共连后接到引脚G，G脚为控制端，用于控制LED是否点亮。若G脚接地、则LED被点亮；若G脚接TTL高电平，则它被熄灭。 图2.7.1为共阳八段LED数码显示管原理图。图中，所有发光二极管阳极共连后接到G脚。正常显示时G脚接+5V，各发光二极管是否点亮取决于adp各引脚上是否低电平0伏。因此，共阴和共阳所需字形码恰好相反，如表2.4.3所列。 地址偏移量 SGTB+0H +1H +2H +3H +4H +5H +6H +7H +8H +9H +AH +BH +CH +DH +EH +FH +10H +11H +12H +13H +14H 2.4.6 计数电路设计 数字频率计的核心内容就是电子计数器,近年来大规模的集成电路得到广泛的应用,在电子计数器电路上也是如此,比如现在的ICM7216集成IC就是CMOS工艺制造的专用IC,专用于对时间,频率,周期等参数的测量.我在这里并不是用这个集成IC,我用的是小集成块,比如计数器用的是74LS161,锁存器是74LS273,译码器是74LS48。 共阴字形码 3FH 06H 5BH 4FH 66H 6DH 7DH 07H 7FH 6FH 77H 7CH 39H 5EH 79H 71H 00H F3H 76H 80H 40H 共阳字形码 C0H F9H A4H B0H 99H 92H 82H F8H 80H 90H 88H 83H C6H A1H 86H 8EH FFH 0CH 89H 7FH BFH 所显字符 0 1 2 3 4 5 6 7 8 9 A B C D E F 空格 P H · - 表2.4.3 八段LED数码显示管字形码表 图2.4.12 74LS161结构图 计数器选用集成电路74LS161进行设计较简便。74LS161是4位二进制同步计数器，它具有同步清零、同步置数的功能。74LS161的外引线排列图和时序波形图如图所示。由两片74LS161级联组成的计数电路如图所示。 图2.4.13 计数电路图 74LS161功能表2.4.4 |控制器状态转换表2.4.5 根据表可以推出状态方程和转换信号方程，其方法是：将Q1(n+1)、Q0(n+1)和 ST为1的项所对应的输人或状态转换条件变量相与，其中"1"用原变量表示，"0"用反变量表示，然后将各与项相或，即可得到下面的方程： 从测量上说,电子计数器是基于比较法进行测量的,即把被测信号频率与标准信号进行比较.因此,标准信号的稳定度和准确度就决定可电子计数器的测量准确度.电子计数器的标准信号,包括在测量频率时作为闸门时间使用的时基信号和在测量周期或时间间隔时作为标准频率使用的时标信号.对标准信号的要求不但稳定度和准确度要高,而且数值范围还要宽. 累加计数是电子技术器最基本的功能,其工作原理如图所示.闸门时间是手控的.开始计数时,打开主门,计数器就把A通道输入的脉冲个数累加起来.当停止计数时,关闭主门,显示器就是会显示出累加脉冲的总和。 2.4.7 脉冲形成电路 图2.4.14 用555制作的脉冲信号电路图 脉冲形成电路的作用是将输入的周期性信号如正弦波、三角波或者其他呈周期性变化的波形变换成脉冲波，其周期不变。 将其他波形变换成脉冲波的电路有多种，如施密特触发器，单稳态触发器，比较器等。其中施密特触发器的应用较多。构成施密特触发器的器件有运算放大器、集成逻辑门、集成触发器、集成定时器555或集成施密特触发器74LS14等。下面介绍采用集成电路555构成的施密特触发器，其电路如图所示。图中R1与R2的作用是将被测信号进行电平移动。因为555构成的施密特触发器的上触发电平，下触发电平，回差电平电压DUT为 DUT=UT+-UT- 211DUT=Ucc-Ucc=Ucc 333 输入信号的直流电平Ux0应满足下列关系 12UDD<Ux0<UDD 33输入信号的幅度Uxm与直流电平Ux0和回差DUT有关，一般来说，DUT越小，对输入信号的幅度Uxm要求越小。如果需要减小回差，可以在555的控制端CO即(5)引脚接入一正电源电压。如果取+UDD=+5V，由式得回差DUT=1.67V。对11于图所示波形，若取Ux0=Ucc+DUT=2.5V，则输入信号的幅度321Uxm>DUT=0.83V。为使Ux0=2.5V，对于图所示电路，则取R1=R2=10KW。 2 图2.4.15 脉冲信号波形图 2.4.8 闸门电路 闸门电路的作用是控制计数器的输入脉冲。当标准时间信号的来到时，闸门开通，被测信号的脉冲通过闸门进入计数器计数；标准时间脉冲结束时闸门关闭，计数器无时钟脉冲输入。可见闸门电路的逻辑功能可以由一个与非门来完成，如图所示。设标准时间为1s的脉冲是由定时器555构成的多谐振荡器电路产生的， 闸门时间所测结果的精度不同。闸门时间越长，精度越高，闸门时间短则需调试。逻辑调频钟表闸门时间必须采用2s以上。 图2.4.16 闸门电路图 2.4.9 电源设计 稳压电路用于当电网电压产生波动时稳压电路利用其反馈使输出电压保持稳定。对于整个电源电路来说稳压电路的设计是整个电路的设计至关重要的一环，它直接影响一个稳压电源的好坏.稳压电路既可以用分立元件构成如图也可用集成元件构成如图。利用分立元件构成的稳压电路有串联反馈式，并联稳压式。集成稳压器有输出电压固定和输出电压可调两大类。固定式有三端稳压78系列，可调的又可分三端可调LM系列，四端可调LAS16U、LAS19U，多端可调723系列、DN-35、MC3346、TL431等。在上述的各式各样的稳压器各有不同的优点，根据题目要求输出±1.5V±30V 3A连续可调的电压源，为了简化电路，提高其效率在此选用三端集成稳压芯片LM317H和LM337构成的稳压电路。 稳压电源部分采用了三端可调稳压芯片构成的串联反馈型稳压电路,±1.5V-±30V的电路图如图(10)，下面对稳压块的各器件进行参数计算和型号的选择。 对于频率计电源电路的设计，我采用一个整流稳压电源，由三端稳压器提供稳定的+5V直流电源供整机电路使用。电源变压器T采用35W的即可。 +5V 电源电路的设计如图所示： 图2.4.17 整流稳压电源 2.5 扩展电路设计 图2.5 扩展电路图 如图所示的数字频率计电路，测量的最高频率只能为10MHz，完成一次测量的时间约1.25s。若被测信号频率增加到数百千赫兹或数兆赫兹时，则需要增加频率范围扩展电路。 频率范围开展电路如图所示，该电路可实现频率量程的自动转换。其工作原理是：当被测信号频率升高，千位计数器已满，需要升量程时，计数器的最高位产生进位脉冲Q3，送到74LS92与两个D触发器共同构成的进位脉冲采集电路。第一个D触发器的ID端接高电平，当Q3的下跳沿来到时，74LS92的Q0端输出高电平，则第一个D触发器的1Q端产生进位脉冲并保持到清“0”脉冲到来。该进位脉冲使多路数据选择器74LS151的地址计数器74LS90加1，多路数据选择器将选通下一路输入信号，即比上一个频率低10倍的分频信号，由于此时个位计数器的输入脉冲的频率比被测频率fx低10倍，故要将显示器的数乘以10才能得到被测频率值，这可以通过移动显示器上小数点的位置来实现。如图所示，若被测信号不经过分频，显示器上的最大值为10MHz。若经过10分频后，显示器上的最大值为10MHz，即小数点每向右移动一位，频率的测量范围扩大10倍。 进位脉冲采集电路的作用是使电路工作稳定，避免当千位计数器计到8或9时，产生小数点的跳动。第二个D触发器用来控制清“0”，即有进位脉冲时电路不清“0”，而无进位时则清“0”。 当被测频率降低需要转换到低量程时，了用千位是否为零来判断。在此利用千位译码器74LS48的灭零输出端RBO-，当RBO-端为零时，输出为零，这时就需要降量程。因此，取其非作为地址计数器74LS90的清“0”脉冲。为了能把高位多余的零熄灭，只需把高位的灭零输入端RBI-接地，同时把高位