《用中规模组合逻辑器件设计组合逻辑电路》的实验报告.docx

用中规模组合逻辑器件设计组合逻辑电路的实验报告实验六 用中规模组合逻辑器件设计组合逻辑电路 一、实验目的 1学习中规模集成数据选择器的逻辑功能和使用方法。 2学习使用中规模集成芯片实现多功能组合逻辑电路的方法。 二、设计任务 用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端C1C0，控制着电路的功能，当C1C000时，电路实现对输入的两个信号的或的功能；当C1C001时，电路实现对输入的两个信号的与的功能；当C1C010时，电路实现对输入的两个信号的异或的功能；当C1C011时，电路实现对输入的两个信号的同或的功能。 三、设计过程 根据题意列出真值表如下所示，再填入卡诺图中。 C1 C0 A B Y 0 0 0 0 0 0 1 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 1 1 0 0 1 1 1 、建立Y的卡诺图及降维图，如图所示。 AB 00 01 11 10 C1C0 00 0 1 1 1 01 11 10 0 0 1 1 0 0 1 1 0 0 0 1 A C1C0 00 01 11 10 0 B0 02 B6 1 11 B3 B7 B4 B5 F函数降维图 、减少Y函数的输入变量，将4变量减为3变量，通过降维来实现。如上图所示。这时，数据选择器的输入端D0 D7分别为： D0=B, D1=1, D2 =0, D3 =B, D4 =B, D5 =B, D6 =B, D7 =B B6B5 、F函数逻辑图如下图所示 四、实验用仪器、仪表 数字电路实验箱、万用表、74LS151、74LS00。 五、实验步骤 1 检查导线及器件好坏。 2 按上图连接电路。C1、C0、A、B分别接逻辑开关，检查无误后接通电源。 3 按真值表逐项进行测试并检查是否正确，如有故障设法排除。 4 结果无误后记录数据后拆线并整理实验设备。 实验数据如下： C1 C0 A B Y 0 0 0 0 0 0 1 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 1 1 0 0 1 1 1 实验证明，实验数据与设计值完全一致。设计正确。 六、设计和实验过程的收获与体会。 1、设计过程的收获与体会： 设计前要将真值表列出。 用低维数据选择器实现高维逻辑函数时，首先要降维，将多出的变量作为记图变量。当需要降维处理时，将谁作为记图变量是任意的，但结果是不同的。因此要进行降维时，要确定哪几个变量作为数据选择器的地址输入变量。 可用Electronics Workbench进行仿真。以验证设计正确与否。 2、实验过程的收获与体会： 74LS151的第七脚必须接低电平； 出现故障时，首先检查地址输入端的电平，看其状态是否与相接的逻辑电平开关相同。如不相符，则可能存在断路现象。如相同，则检查其输出是否与相应数据端输入相同，如相同，可能存在设计错误，如不同，则可能器件已损坏。 实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。 1、 用数据选择器74LS151或3/8线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端C1C0，控制着电路的功能，当C1C000时，电路实现对输入的两个信号的或的功能；当C1C001时，电路实现对输入的两个信号的与的功能；当C1C010时，电路实现对输入的两个信号的异或的功能；当C1C011时，电路实现对输入的两个信号的同或的功能。 Y=C1C0(A+B)+C1C0(A·B)+C1C0(AÅB)+C1C0(A B) Y=C1C0A+C1C0B(A+A)+C1C0AB+C1C0AB+C1C0AB+C1C0A B+C1C0A BY=C1C0A+C1C0AB+C1C0AB+C1C0AB+C1C0AB+C1C0AB+C1C0A B+C1C0A B Y=C1C0AB+C1C0A(B+1)+C1C0AB+C1C0AB+C1C0AB+C1C0A B+C1C0A B设A2=C1 A1=C0 A0=A Y=m0·B+m1·1+m2·0+m3·B+m4·B+m5·B+m6·B+m7·B D0=D3=D4=D7=B D5=D6=B D1=1 D2=0用138器件： Y= C1C0 (A+B)+C1C0 (AB)+ C1C0(AB)+ C1C0 (AB) 设D=C1 C=C0 B=A A=A Y=m1+m2+m3+m7+m9+m10 +m12+m15 =m1· m2 · m3 · m7·m9· m10 · m12 · m15( C1=S2(1)=S3(1) = S1 (2) 2、 用38译码器74LS138设计一个三位二进制码与循环码的可逆转换电路。K为控制变量。 根据题意列出真值表如下所示： K A2 输入 A1 A0 Q2 输出 Q1 Q0 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 1 1 1 Q2=A2 1 1 0 0 0 1 1 0 1 1 1 1 0 0 1 1 0 1 0 1 Q1=K(m2 + m 3 + m 4 + m5)+K(m2 + m 3 + m 4 + m5)=(m2 + m 3 + m 4 + m5)=m2· m3 · m4 · m5Q0=K(m1+m2+m5+m6)+K(m1+m2+m4+m7)=K·m1· m2 · m5 · m6+K·m1· m2 · m4 · m7 或 =(m1+m2)+K·m5· m6 +Km4· m7 =(m1+m2)+K(m5+m6)+K(m4+m7) =m1· m2 ·K· m5· m6 ·K·m4· m73、 用38译码器74LS138设计一个二进制全加/全减两用电路。K为控制变量。 根据题意列出真值表如下所示： K A B Cn-1 Sn Cn 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 SnK(m1 + m 2 + m 4 + m 7 )+K(m1 + m 2 + m 4 + m 7 ) = m1 + m 2 + m 4 + m 7=m1· m2 · m4 · m7CnK(m3 + m 5 + m6 + m 7 )+ K(m1 + m 2 + m3 + m 7 ) K·m3· m5 · m6 · m7·K·m1· m2 · m3 · m7Km5· m6 ( m3 + m 7)+ Km1· m2 K( m 5 + m6)+ K(m1 + m 2 ) ( m3 + m 7)+ + =m3· m7 ·K m5· m6 ·Km1· m2