verilog HDL语言设计的24小时时钟.docx
-
资源ID：3168443
资源大小：36.39KB
全文页数：2页
- 资源格式： DOCX
下载积分：6.99金币
|
友情提示
2、PDF文件下载后，可能会被浏览器默认打开，此种情况可以点击浏览器菜单，保存网页到桌面，就可以正常下载了。
3、本站不支持迅雷下载，请使用电脑自带的IE浏览器，或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩，下载后原文更清晰。
5、试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。
|
verilog HDL语言设计的24小时时钟.docx
verilog HDL语言设计的24小时时钟24小时时钟 module hy(clkin,rst,dxh,xh,dcn,cn,dsec,sec); input clkin,rst; output 3:0 dxh,xh,dcn,cn,dsec,sec; reg 3:0 dxh,xh,dcn,cn,dsec,sec; always (posedge clkin or negedge rst) begin if(!rst) begin dxh3:0<=4'b0000; xh3:0<=4'b0000; dcn3:0<=4'b0000; cn3:0<=4'b0000; dsec3:0<=4'b0000; sec3:0<=4'b0000; end else begin if(sec3:0=9)/判断秒低位是否为9 begin sec3:0<=0; if(dsec3:0=5)/判断秒高位是否为5 begin dsec3:0<=0; if(cn3:0=9)/判断分低位是否为9 begin cn3:0<=0; if(dcn3:0=5)/判断分高位是否为5 begin dcn3:0<=0; if(xh3:0=3 && dxh3:0=2) begin xh3:0<=0; dxh3:0<=0; end else begin if(xh3:0<9) xh3:0<=xh3:0+1'b1; else begin xh3:0<=0; if(dxh3:0<2) dxh3:0<=dxh3:0+1'b1; end end end else dcn3:0<=dcn3:0+1'b1; end else cn3:0<=cn3:0+1'b1; end else dsec3:0<=dsec3:0+1'b1; end else sec 3:0<=sec 3:0+1'b1; end end endmodule
