朱金钧微型计算机技术及应用（修正版）ppt课件.ppt

,微型计算机原理及应用技术,微型计算机技术及应用,清华大学出版社,微型计算机概述8086微处理器8086的寻址方式和指令系统存储器和高速缓存技术微型计算机和外设的数据传输串并行通信和接口技术中断控制器、DMA控制器和计数器/定时器模/数和数/模转换键盘和LED显示,第1章 微型计算机概述,1.1 微型计算机的特点和发展 1.1.1 微型计算机的特点 1.1.2 微型计算机的发展1.2 微型机的分类1.3 微处理器、微型计算机和 微型计算机系统 1.3.1 微处理器 1.3.2 微型计算机 1.3.3 微型计算机系统,1.4 微型计算机的应用1.5 计算机的主要技术指标1.6 计算机中数的表示方法 1.6.1 进位计数制 1.6.2 计算机中的编码系统 1.6.3 带符号数的表示 1.6.4 数的定点和浮点表示,微型计算机的特点和发展,1.1,1.1.1,微型计算机的特点,应用面广,可靠性高结构灵活,价格低廉,体积小重量轻,特点,1.1.2 微型计算机的发展,1.2 微型机的分类,从工艺上,双极型,型,从结构上,从用途上,专用计算机,通用计算机,从字长上,4位、8位、16位机,32位、64位机,位片机,单片机、单板机,微机系统等,1.3 微处理器、微型计算机和微型计算机系统,图1-1 微处理器、微型计算机和微型计算机系统,1.3.1 微处理器,微处理器也称CPU，是由大规模集成电路组成的,本身具有运算能力和控制能力，能执行一定的指令系统的器件，是微型计算机的核心。一般具有下列功能：可以进行算术和逻辑运算可以保存少量数据能和存储器、外设交换数据能对指令进行译码并执行指令规定的动作提供整个系统所需要的控制信号和定时时钟完成程序流向控制,运算器和控制器,运算器主要包括能完成加、减、乘、除算术运算及逻辑运算的电路以及多个寄存器。在控制信号的指挥下，运算器完成诸如算术运算、逻辑运算、暂存操作数或运算结果以及数据传送等工作。,算术逻辑部件（ALU）专门用来处理各种数据信息，可进行加、减、乘、除算术运算和与、或、非、异或等逻辑运算。累加器功能：作为ALU的一个操作数输入端。用于存放ALU的运算结果。输入/输出指令一般也通过累加器来完成。通用寄存器功能：用来暂时存放参加运算的操作数、中间结果或地址。暂存寄存器（TMP）功能：用来暂存从数据总线或通用寄存器送来的操作数，并将该数据送入ALU进行运算，同时，它也能将数据送到内部数据总线。标志寄存器（F）功能：用来保存ALU操作结果的特殊状态。,运算器和控制器,指令指针寄存器(IP),指令寄存器（IR）,指令译码器（ID）,控制信号发生器,控制器,运算器和控制器,指令部件指令指针寄存器IP(PC)功能：存放指令地址。程序执行过程中，首先由PC指出当前要执行指令的地址，当该指令取出后，PC的内容会自动加1（除转移指令外），指向按顺序排列的下一条指令的地址。指令寄存器IR功能：存放当前要执行的指令的内容。包括操作码和地址码两部分。操作码送往指令译码器，地址码送至操作数地址形成电路。指令译码器ID功能：分析指令功能，产生相应操作的控制电位。堆栈指示器（堆栈指针）SP,运算器和控制器,时序部件:用来产生计算机各部件所需的定时信号。时钟系统 脉冲源 功能：产生具有一定频率和脉宽的脉冲信号（主脉冲）。一般采用石英晶体振荡器，因为它频率稳定。时钟启停逻辑 功能：控制启停主脉冲信号开关，按指令要求，开启或关闭时钟脉冲序列。脉冲分配器 功能：产生计算机各部分所需要的能按一定顺序逐个出现的节拍电位或节拍脉冲的定时信号，以控制和协调计算机各部分有节奏的动作。,运算器和控制器,微操作控制部件 计算机在执行一条指令时，总是把一条指令分成若干基本操作，称为微操作。根据指令产生计算机各部件所需要的控制信号。这些控制信号是由指令译码器的输出电位、脉冲发生器产生的节拍电位、节拍脉冲以及外部的状态信号等进行组合而产生的。微操作控制部件按一定的时间顺序发出一系列微操作控制信号，以完成指令所规定的全部操作。,运算器和控制器,1.3.2 微型计算机,图1-3 微型计算机的硬件,电路结构示意图,由CPU、存储器、I/O接口电路和系统总线等构成的一个完整的计算机。,在微型机中存储单元通常以8bit即1字节为单位。为了能唯一确定并找到任一个存储单元，计算机对每一存储单元都指定一个唯一的编号，称之为存储单元的地址，地址通常从0开始顺序编排。即图1-2所示。,012.n,地址 内 容,图1-2 存储单元的地址与内容,存储器,总线是微型机中连接各功能部件并传送信息的一组信号线，分为三类，即地址总线AB（Address Bus）、数据总线DB（Data Bus）和控制总线CB（Control Bus）。总线结构是微型机的独特结构，如图1-5所示。,图1-4 微型机的外部结构特点,有了总线结构，系统中各功能部件之间的相互关系就变为各个部件面向总线的单一关系。一个部件只要符合总线标准，就可以连接到采用这种总线标准的系统中，从而使系统很容易得到扩展。,1.3.3 微型计算机系统,以微型计算机为主体，配上系统软件和外设，就构成了微型计算机系统。,微型计算机的组成,系统软件,各种语言的汇编或解释、编译程序,机器的监控管理程序、操作系统、调试程序、故障诊断程序,程序库,系统软件,计算机系统硬件、软件与用户之间的关系中，软件可看做是用户与计算机硬件系统的接口。软件之间又是逐层依赖的。,总之，硬件建立了计算机的物质基础，而各种软件则扩大了计算机的功能。硬件和软件只有结合起来，才能完成各种功能，才是一个完整的计算机系统。图1-1给出了微处理器、微型计算机和微型计算机系统的结构关系。,用户用各种语言编制的解决各种问题的软件统称为应用软件,财务管理软件,银行管理软件等,文字处理软件,应用软件,航空航天,科学研究,家用电器,1.4 计算机的应用,常用的名词术语,位,位是计算机所能表示的最基本最小的数据单位。它只有两种状态“0”和“1”，即二进制位。,字,计算机中作为一个整体参与运算、处理和传送的一串二进制数，是计算机中信息的基本单位。,字长,计算机中每个字所包含的二进制位数称为字长。字长通常等于数据总线的位数和通用寄存器的位数。,字节,8位二进制数称为一个字节。,指令,指挥计算机进行基本操作的命令。,指令系统,计算机所能执行的全部指令的集合称为计算机的指令系统。,程序,完成某一任务的指令（或语句）的有序集合称为程序。,1.,1.5 计算机的主要技术指标,主要技术指标,主要性能指标,字长,内存储器容量,运算速度,外部设备配备,2.,计算机中数的表示方法,1.6,一个r进制数具有以下主要特点,具有r个不同数字符号：0、1、r-1,逢r进一,N=(an-1an-2a1a0.a-1a-2a-m)r=an-1rn-1+an-2 rn-2+a1 r1+a0 r0+a-m r-m,上述r进制数N可用多项式（称为按权展开式）表示为：,1.6.1 进位计数制,十进制数,具有十个不同的数字符号，即0-9,逢十进一,特点,一个十进数可以用它的按权展开式表示。例如：,（758.75）10=7102+5101+8100+710-1+510-2,1.,二进制数,一个二进制数可以用它的按权展开式表示。例如：,(10110.101)2=124+023+122+121+020+12-1+02-2+12-3=(22.625)10,具有两个不同的数字符号，即0和1,逢二进一,特点,2.,(1AF.4)16=1162+10161+15160+416-1=(430.25)10,一个十六进制数可以用它的按权展开式表示。例如：,具有十六个不同的数字符号，即0-9和A-F,逢十六进一,特点,3.,十六进制数,表1-1,三种数制对照表,【例1-1】十进制数22.625转换为二进制数,22,2,11,2,余0（低位）,5,2,余1,2,2,余1,1,2,余0,0,余1（高位）,0.625 21.25 取整数1（高位）20.5 取整数0 21.0 取整数1（低位）,（0.625）10=（0.101）2,所以:（22）10=(10110)2结果:（22.625）10=(10110.101)2,整数部分：,小数部分：,4.,各种数制之间的转换,十进制数430.25转换为十六进制数,430,16,26,16,余14E（低位）,1,16,余10A,余1(高位),整数部分：,0,小数部分：,0.2 5 1 64.0 取整数4,结果：（430.25）10=（1AE.4）16,【例1-2】,注意,整数部分转换，每次只求整数商，将余数作为转换结果的一位，重复对整数商除基数，一直除到商为0为止。小数部分转换，每次把乘积的整数取走作为转换结果的一位，对剩下的小数继续进行乘法运算。对某些数可以乘到积的小数为0（如上述两例），这种转换结果是精确的；对某些数（如0.3）永远不能乘到积的小数为0，这时要根据精度要求，取适当的结果位数即可，这种转换结果是不精确的。,：十六进制数 1 A E 4,0001 1010 1110 0100,即（1AE.4）16=（110101110.01）2若要将二进制数转换为十六进制数，只要以小数点为分界，分别向左和向右每四位二进制位分为一组（若最高位或最低为不够四位则补0），对应转换为十六进制数即可。,例如：二进制数 110101110.01,0001 1010 1110.0100,十六进制数 1 A E.4,即（110101110.01）2=（1AE.4）16,例如,二进制数的运算,【例1-3】10100+1101=100001【例1-4】100001-10100=1101 1 0 1 0 0 1 0 0 0 0 1+1 1 0 1-1 0 1 0 0 1 0 0 0 0 1 1 1 0 1,【例1-5】11011011=10001111【例1-6】11100101=10111 1 1 0 1 1 0 1 商 1 0 1 1 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1+1 1 0 1 1 1 余数 1 0 0 0 1 1 1 1,5.,计算集中的编码系统,1.6.2,BCD码是十进制数，有10个不同的数字符号，且是逢十进位的；但它的每一位是用4位二进制编码来表示的，因此称为二进制编码的十进制数。BCD码比较直观，例如十进制数65用BCD码书写为01100101，BCD码01001001.0111表示的十进制数为49.7。,1.二进制编码的十进制数,虽然BCD码是用二进制编码方式表示的，但它与二进制之间不能直接转换，要用十进制作为中间桥梁，即先将BCD码转换为十进制数，然后再转换为二进制数；反之亦然。,表1-2 BCD编码表,字母与字符的编码,2.,另外，在计算机中，汉字编码采用国标码（GB18030-2000）,它采用单、双、四字节混合编码，每个字节的最高位为1，并以此来区分汉字和ASC码。,字母和字符也必须按照特定的规则，用二进制编码才能在机器中表示。编码可以有各种方式，目前微机中最普遍采用的是ASC码(American Standard Code for Information Interchange,美国标准信息交换码)。,ASC码采用7位二进制编码,故可表示27=128个字符,其中包括数码(0-9)，以及英文字母等可打印的字符。,原码,正数的符号位用0表示,负数的符号位用1表示,数值位保持不变。这种方法称为原码。原码的定义为:若X+0 则X原=X 若X-0 则X原=2n-1 X 其中n为原码的位数。,1.2.3 带符号数的表示,1.,反码,“0”有两种表示方法：+0反=00000000，-0反=11111111,8位二进制反码真值范围为-127+127；16位反码真值范围为-32767+32767。,当一个带符号数用反码表示时，最高位为符号位。,特点,2.,反码的定义为：若X+0 则X反=X 若X-0 则X反=2n+X-1 其中n为反码的位数。,补码,在钟表上，指针正拨12小时或倒拨12小时，其时间值是相等的,即在钟表上X+12=X-12(mod 12)。,模的概念,补码的引入,对于n位二进制数，其计数范围为0（2n-1），在该计数器上加2n或减2n结果是不变的，我们称2n为n位计数系统的模。对钟表来说，它的模为12。,在钟表上，如果现在时间是6点整，而钟表却指着8点整，快了2小时，校准的方法是正拨10小时或倒拨2小时，结果都正确，即：8+10=6（mod 12）顺拨，8-2=6（mod 12）倒拨。,3.,+3补=+3原=+3反=00000011-3补=-3反+1=11111100+1=11111101+0补=+0原=+0反=00000000-0补=-0反+1=11111111+1=00000000,补码的求法,对n为二进制数，模为2n，则X补=（2in+X），MOD 2n,i为正整数。,补码的定义,若X+0 则X补=X，若X-0 则X补=2n+X，其中n为补码的位数。如果X0,则X补=（2in+X）MOD 2n=X,即正数的补码为原正数不变。如果X0,则X补(2n+X)MOD 2n=2n-1+X+1=X反+1，即负数的补码等于负数的反码加1，也就是等于负数原码除符号位外求反加1。,求法与应用,+0补=-0补=00000000，即0的补码为0，且只有一种表示方法。,注意,补码,+0补=-0补=00000000。8位二进制补码真值范围为-128+127，16位补码真值范围为-32768+32767。一个用补码表示的二进制数，最高位为符号位，当符号位为“0”即正数时，其余位即为此数的二进制值；但当符号位为“1”即负数时，其余位不是此数的二进制值，其值为后面各位按位取反，在最低位加1。,当采用补码表示时，可以把减法运算转换为加法运算，即XY补=X补+Y补。,8位带符号的补码特点,补码,数的表示方法,表1-3,定点表示法,约定小数点在符号位之后、数值部分最高位之前，因此数据是纯小数，故又称定点小数，其格式为：,小数点位置,定点小数法比例因子的选择：例如有两个数为010.01和001.100，若进行两数相加时：010.01+001.100=（0.1001+0.0110）22，该比例因子选为22，而且两数相加结果仍小于1。,1.6.4 数的定点和浮点,一 定点小数法,约定小数点的位置固定在数值部分的最低位之后，也就是把数表示为纯整数，其格式如下：,小数点位置,定点整数表示法也有比例因子的选择问题，例如上例两个数化为定点整数运算则为（010.01+001.100）=（01001+00110）2-2，该比例因子选为2-2。,二 定点整数法,定点表示法,阶符 阶码 数符 尾数,浮点数包括两部分：即阶码P和尾数S，它们都有各自的符号位。阶码的符号位又称阶符，用Pf表示，阶码有P1、P2Pm位；尾数的符号位又称数符，用Sf表示，尾数有S1、S2Sn位。,在浮点表示法中，小数点的位置是不固定的或者说是可浮动的。一般来说，任何一个二进制数的浮点表示格式为：,浮点表示法,由此得出：任何一个二进制数，它的浮点数可表示为：N=2P S。,例如：二进制数N=2+11 0.1011，在浮点机中的表示格式为：,阶符 阶码 数符 尾数,规定：当尾数满足0.5S1时,即为规格化数。从而看出，所谓规格化数，即尾数的最高有效位是有效数字1，而不是0。对定点小数来说，用选择恰当的比例因子实现规格化；对浮点表示法,需要调整阶码的数值实现规格化。例如：N=2+11 0.0101，这是非规格化浮点数。改写成：N=2+10 0.1010，这是规格化浮点数。,浮点表示法,定点表示法与浮点表示法的比较,由于浮点数的小数点的位置是隐含于阶码之中，阶码不同的两个尾数不能直接加减，需先把两个数的阶码调整到一致，这称为“对阶”，然后两个尾数才能相加减。,数值表示范围,假定某机器字长32位，数符占1位，尾数占31位，则：定点小数表示范围：2-31 S1-2-31,定点整数表示范围：1S 231-1,浮点数的运算比定点数的运算复杂,第2章 8086微处理器,2.1 8086的编程结构2.2 8086的引脚信号和工作模式2.3 8086的操作和时序2.4 8086的存储器组织及I/O组织,2.1 8086的编程结构,8086：Intel系列的16位微处理器，16条数据线、20条地址线，可寻址地址范围220=1MB，8086工作时，只要一个 5V 电源和一个时钟，时钟频率为5MHz。8088：内部与8086兼容，也是一个16位微处理器，只是外部数据总线为8位，所以称为准16位微处理器。它具有包括乘法和除法的16位运算指令，所以能处理16位数据，还能处理8位数据。8088有20根地址线，所以可寻址的地址空间达220即1M字节。,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,运算寄存器,ALU,标志,执行部分控制电路,1 2 3 4 5 6,CS,DS,SS,ES,IP,内部寄存器,I/O控制电路,地址加法器,20位,16位,8位,指令队列缓冲器,外总线,执行部件,总线接口部件,8086CPU结构图,2.1.1 总线接口部件,5.I/O控制逻辑-是CPU外部三总线（AB、DB、CB）的控制电路，它控制CPU与其他部件交换数据、地址、状态及控制信息。,4.指令队列缓冲器-是一个与CPU速度相匹配的高速缓冲寄存器。,3.指令指针寄存器(IP)-又称程序计数器，是16位寄存器。,2.地址加法器-用于产生20 位物理地址。,1.段地址寄存器(CS、DS、SS、ES)-用于存放段地址的寄存器称为段寄存器，根据其主要用途，计有代码段寄存器CS、数据段寄存器DS、堆栈段寄器SS、附加段寄存器ES。,功能：从取指令送到指令队列。CPU执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。,2.1.2 执行部件,内部寄存器 算术逻辑运算单元(ALU)及标志寄存器 内部控制逻辑电路,功能：（1）、从指令队列中取出指令。（2）、对指令进行译码，发出相应相应的控制信号。（3）、接收由总线接口送来的数据或发送数据至接口。（4）、进行算术运算。,内部寄存器,四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8 为寄存器。用作8 位寄存器分别记作：AH、AL、BH、BL、CH、CL、DH、DL。,BX可用作间接寻址的地址寄存器和基地址寄存器，BH、BL可用作8位通用数据寄存器。,有些指令约定以AX(或AL)为源或目的寄存器。,AX(AH,AL)累加器,BX(BH,BL)基址寄存器,通用寄存器,8086共有8个16位的内部寄存器，分为两组：,通用寄存器指针和变址寄存器,执行部件,除用作通用寄存器外，在I/O指令中可用作端口地址寄乘除指令中用作辅助累加器。,CX(CH,CL)计数寄存器,DX(DH,DL)数据寄存器,CX在循环和串操作中操作中充当计数器，指令执行后CX内容自动修改。,指针和变址寄存器,BP(Basic Pointer Register)基址指针寄存器 SP(Stack Pointer Register)堆栈指针寄存器 SI(Source Index Register)源变址寄存器 DI(Destination Index Register)目的变址寄存器,执行部件,D15,D0,OF DF IF TF SF ZF AF PF CF,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,溢出标志,1-有进、借位0-无进、借位,1-低8位有偶数个10-低8位有奇数个1,1-低4位向高4位有进、借位0-低4位向高4位无进、借位,1-结果为00-结果不为0,算术逻辑单元(ALU)及标志寄存器,内部控制逻辑电路,从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据流向。,（1）、20位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。（2）、每当8086的指令队列中有2个空字节，8088指令队列中有1个空字节时，总线接口部件就会自动取指令至队列中。（3）、执行部件从总线接口的指令队列首取出指令代码，执行该指令。（4）、当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。（5）、执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。,2.1.3 总线接口部件和执行部件的动作管理,2.1.4 8086的总线周期的概念,8086总线周期,8086总线周期,图 2-2 典型的8086总线周期时序,-CPU向多路复用总线上发送地址信息，指出要寻址的内存单元地址或I/O端口地址。T2状态：-CPU从总线上撤消地址，使总线低16位呈现高阻状态，为数据传输作准备。T3状态：-A19A16上状态信息不变，总线低16位上出现CPU要写出的数据或准备读入的数据。T4状态：-总线周期结束，若为总线周期则在T4前沿将数据读入CPU。,T1状态,：,2.2 8086的引脚信号和工作模式,2.2.1 最小模式和最大模式的概念,为了适应各种场合的要求，8086/8088CPU在设计中提供了两种工作模式，即最小模式和最大模式。实际机器中究竟工作在哪一种模式，根据需要有硬件连接决定。,最小模式,最大模式：,如果系统中包括两个以上处理器，其一个为8086/8088作为主 处理器，其它处理器作为协处理器，这样的系统成为最大模式系统。,：,如果系统中只有一个微处理器8086（或8088），所有由它产生，则系统中总线控制逻辑信号可先减少到最小，因此称这种系统为最小模式系统。,0102030405060708091011121314151617181920,4039383736353433323130292827262524232221,GND,AD14/A14,AD13/A13,AD12/A12,AD11/A11,AD10/A10,AD9/A9,AD8/A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC（5V）,AD15/A15,A16/S3,A17/S4,A18/S5,A19/S6,/BHE/S7 HIGH（SSO）,MN/MX,/RD,HOLD（/RQ/GT0）,HLDA（/RQ/GT1）,/WR（/LOCK）,M/IO（/S2）,DT/R（/S1）,/DEN（/S0）,ALE（QS0）,/INTA（QS1）,/TEST,READY,RESET,8086/8088,1.GND(地)和Vcc电源。Vcc引脚接+5V电源，GND引脚接地。2.AD15AD0(Address Data Bus)地址/数据复用引脚，双向、三态。3.A19/S6A16/S3(Address/Status)地址/状态复用引脚，输出、三态。4.BHE/S7(Bus High Enable/Status)高8位数据线允许/状态复用引脚，输出、三态。,2.2.2 8086CPU的引脚及功能,在最小模式和最大模式下的通用引脚：,表2-1 S3、S4代码组合的意义,表2-2 BHE 与 A0 信号的意义,INTR(Interrupt Request)可屏蔽中断请求引脚，输入、高电平有效。RD(Read)读信号，输出、三态、低电平有效。CLK(Clock)时钟输入引脚。RESET(Reset)复位引脚，输入、高电平有效。READY(Ready)准备好引脚，输入、高电平有效。11.TEST(Test)测试引脚，输入、低电平有效。12.MN/MX(Minimum/Maximum Mode Control)最小/最大模式控制引脚，输入。,5.,NMI(Non-Maskable Interrupt),非屏蔽终端请求引脚，输入。,（1）M/IO(Memory/Input&Output)及WR信号，输出、三态。这两个信号与RD信号盒起来决定系统中数据传出的方向，其组合集对应功能表2-4,最小模式系统,当系统只有一个微处理器8086时，将MN/MX引脚接向+5V,构成最小模式系统,2.2.3,表2-4 M/IO、RD 及WR信号的功能,（3）HLDA(Hold Acknowledge)总线请求响应信号，输出、高电平有效。（4）INTA(Interrupt Acknowledge)中断响应信号，输出、三态、低电平有效。（5）ALE(Address Latch Enable)地址锁存允许信号，输出、高电平有效。（6）DEN(Data Enable)数据允许信号，输出、三态、低电平有效。（7）DT/R(Data Transmit/Recieve)数据收发控制信号，输出、三态。,HOLD(Hold Request),（2）,总线保持请求信号，输入、高电平有效。,图2.4 8086最小方式典型系统结构,最大模式系统,将MN/MX引脚接地就构成了8086CPU的最大工作模式。,2.2.4,QS0,QS1(Instruction Queue Status)指令队列状态信号，输出。,表2-5 QS1、QS0代码组合含义,S2、S1、S0(Bus cycle Status),总线状态信号，输出。,3.LOCK(Lock)总线封锁信号，输出，低电平有效。4.RQ/GT1,RQ/GT0总线请求/允许信号双向。,2.,表2-6 S2、S1、S0 的代码组合操作,图2.8 8086最大方式典型系统结构,8288 总线控制器,在最大模式系统中要用到总线控制器8288，它根据CPU提供的S2，S1,S0信号产生各种总线控制信号。,8288逻辑框图 2-12,S2、S1、S0 来自8286CPU的状态信号。8288对这些状态进行译码产生相应的总线命令信号和输出控制信号。CLK时钟输入端，通常接8284的CLK端。AEN地址允许信号，输入。,5.IOB总线方式控制信号，输入。8288有两种工作方式：(1)当IOB为低时，8288工作于系统总线方式（多处理器系统）(2)IOB为高时，8288工作于局部总线方式（单处理器系统）,CEN命令允许信号,4.,，输入。,6.AIOWC 超前I/O写命令，输出。在总线周游该信号提前一个时钟周期发出I/O写命令，以便于I/O设备早作准备。7.AMWC 超前存储器写命令，输出。其功能与AIOWC信号相似。8.IOWC I/O 写命令，输出。只是数据总线上数据有效，可将数据写入被选中的I/O端口。,10.MRDC、MWTC 存储器读和存储器写命令，输出。11.MCE/PDEN 输出，总线总模块允许/外部数据允许双功能信号。12.INTA,DT/R,ALE 及 DEN 与8086最小模式的相应引脚信号功能相同，只有DEN信号的相位与最小模式相应引脚的相位相反。,，输出。通知外设端口将数据发送到数据总线上。,IORC I/O 读命令,9.,2.3 8086的操作和时序,2.3.1 8086 CPU的复位操作时序,图 2-10 8086 的复位时序,浮空,三态们输出信号,内部RESET,RESET输入,CLK,总线操作,2.3.2,1.T1 状态:在T1状态，地址锁存允许信号ALE有效，输出一个正脉冲。在其下降时，将地址锁入8282地址锁存器。2.T2状态：在T2状态，地址信号消失，地址/数据复用总线进入高阻状态，为总线读操作作准备。3.T3状态：在T3状态内存或I/O端口将数据送上数据总线。4.T4状态：在T4前沿CPU将数据读入，总线周期完成。,最小模式下的总线读周期,最小模式下的总线写周期,1.T1 状态:T1 状态的操作与总线读相同，即M/IO应在T1前沿之前有效。2.T2状态：A19/S6A16/S3引脚输出状态信息S6S3，AD15AD0复用总线上输出要写出的数据，并一直保持到T4中部。3.T3状态及Tw：在T3状态中，T2状态有效的信号继保持有效，继续向外部写数据。4.T4状态：总线写状态结束，所有控制信号变为无效状态，所有三态总线变为高阻态。,最大模式下的总线读周期,1.T1 状态:CPU经过A19/S6A16/S3、AD15AD0送出20位地址信号及BHE信号。2.T2状态：CPU送出状态信号S7S3,并将地址数据/复用总线置为高阻状态，已准备数据读入。3.T3状态：T3状态中，S2S0全部上升为高电平，进入无源状态，并一直继续到T4。4.T4状态：一个总线周期结束。数据从总线上撤销，数据/地址总线进入高阻状态。,最大模式下的总线写周期,1.T1 状态：A19/S6A16/S3及AD15AD0输出地址信号。2.T2状态：总线控制器输出DEN高电平使总线驱动器使能。提前的存储器写信号AMWC或I/O写信号AIOWC降为低电平。3.T3状态：总线控制器是普通的写控制信号MWTC或IOWC生效。4.T4状态：总线写周期结束。A19/S6A19/S3、AD15AD0复用总线变为高阻状态。,中断操作和中断系统,2.3.3,概述,中断是外设随机地（指主程序运行到任何一条指令时）或程序预先安排产生中断请求信号，暂停CPU正在运行的程序，转入执行称为中断服务的子程序，中断服务完毕后，返回到主程序被中断处继续执行的过程。,中断源,引起中断的事件称为中断源，通常中断源有以下几种：,输入、输出设备:如键盘、显示器和打印机等;数据通道:如磁带等;实时控制过程中的各种参数;故障源:如掉电保护等;(5)控制系统的现场测试信号以及软件中断。,为了满足上述各种条件下的要求,中断系统应具有以下功能:,1.能实现中断响应、中断服务和中断返回 2.能实现中断优先级排队 3.能实现中断嵌套,中断过程,对于不同的微机系统，CPU中断处理的具体过程不尽相同，但是一个完整的中断基本过程应包括：中断请求、中断判优、中断响应、中断处理及中断返回等五个基本过程。,中断请求,中断判优,中断响应,中断处理,中断返回,8086/8088的中断系统,1 中断结构,1.中断分类 8086/8088CPU可以处理256种类型的中断源，这些中断源可分为硬件中断和软件中断两大类。,2.中断向量表 在8086系统中，允许引入256种类型中断源（类型码为0255），相应有256个中断服务程序首址。存放中断地址的一段内存空间称中断向量表。,2,在8086/8088系统中，通过执行中断指令或由CPU本身启动的中断称为内部中断（也称软件中断）。除单步中断外，内部中断无法用软件禁止，即不受中断允许标志IF的影响。,1.内部中断的类型,（1）0型中断除法出错中断（2）1型中断单步中断（3）3型中断断点中断（4）4型中断溢出中断（5）INT n指令中断,内部中断软中断,8086/8088中的各种中断的响应和处理过程是不相同的。主要区别在于如何获取相应的中断类型码。,对于专用中断，中断类型码是自动形成的。几种类型码为：类型0、1、3、4,2.内部中断的处理过程,对于INT n指令，其类型码为指令中给定的n。,1.外部中断的响应及中断响应周期时序 CPU采样到非屏蔽中断请求时，自动提供中断类型号2，然后根据中断类型号，查找中断向量表指针，其后的处理与内部中断一样。CPU采样到非屏蔽中断请求时，中断响应周期要用两个总线周期。第一个响应周期：使AD15-AD0、/BHE/S7、A19/S6-A16/S3悬空。第二个响应周期：外设向数据总线上输送一个字节的中断类型号。,8086/8088CPU为外部设备提供了两条硬件中断信号线，即NMI和INTR中断请求信号。,外部中断硬中断,3,CLK,T1,T2,T3,T4,T1,T2,T3,T4,第一中断响应周期,第二中断响应周期,ALE,/INTA,AD7-AD0,8086中断响应周期的时序图,2.外部中断处理过程 如果把CPU中断响应周期的动作和前面讲到的中断响应过程结合起来，当一个可屏蔽中断被响应时，CPU实际执行了7个总线周期。,（1）执行第一个INTA周期（2）执行第二个INTA周期（3）执行一个总线写周期(F压栈)（4）执行一个总线写周期(CS压栈)（5）执行一个总线写周期(IP压栈)（6）执行一个总线读周期(断点IP)（7）执行一个总线读周期(断点CS)对于非屏蔽与软中断跳过第(1)、(2)步，从第(3)步开始执行到第(7)步。,CPU实际执行了7个总线周期,8086/8088系统中，中断优先权排队次序从高到低为：除 法出错、INTn、INTO、NMI、INTR、单步中断。除单步之外的内部优先权最高，其次是非屏蔽中断，再次是可屏蔽中断，而单步最低。,中断响应和处理流程如图2-17所示。,各类中断的优先权及中断响应,4,最小模式下的总线保持(即总线请求/响应)周期,2.3.4,外部总线主模块将HOLD信号变为高电平后，CPU要在下一个时钟周期的上升沿时才检测到，随后CPU在T4或者TI的下降沿处将HLDA信号升为高电平。HOLD请求信号直接影响80868088总线接口部件(BIU)的工作，但是对执行部件(EU)的影响只是间接的。当发总线保持请求的设备将HOLD信号降为低电平时，CPU也将HLDA信号降为低电平，但是，CPU不会马上重新驱动地址总线、数据总数和控制线，而是使这些引腿继续浮空，直到CPU需要执行一个总线操作时，才结束这些引腿的浮空状态。,注意,最大模式下的总线请求/允许周期,2.3.5,从时序说明中，可以见到，每次总线控制权的切换都是通过三个环节来实现的，即协处理器或其他主模块发请求脉冲，CPU发允许脉冲，外部主模块用完总线后发释放脉冲。这些脉冲都是负脉冲，但并不在一个方向上传输。在每次总线控制权改变后，总线上必须有一个空闲周期。即在一个时钟周期中，没有任何一个主模块使用总线。在外部总线主模块发出总线请求时，还有一些附带条件对CPU响应总线请求作出限制，这就是：如果CPU正在访问存储器或外设端口，那么，总线请求脉冲必须在T2之前到达才有效，否则，外部主模块必须重发请求脉冲。如果CPU正在用低8位数据线传送数据，则总线请求脉冲将无效。等到数据传送结束，外部主模块重发请求脉冲时，CPU才响应。如果CPU正在执行中断响应的第一个总线周期，则总线请求无效。如果CPU正在执行总线封锁指令，则总线请求无效。所以，只有在总线空闲时遇到总线请求的情况下，CPU才会在下一个时钟周期发出允许信号。8086释放总线后，CPU仍然可以执行已经进入指令队列中的指令，直到需要请求一个总线周期为止。另外CPU收到其他主模块发出的释放脉冲后，也并不是立即驱动总线。,注意,2.4 8086的存储器组织及I/O组织,2.4.1 8086系统的存储器组织,8086系统的存储器结构 8086系统的存储器的地址 8086系统内存地址的一些专用区域,8086系统的存储器结构,000001,000003,FFFFF,FFFFE,000002,000000,存储体地址空间分配,从偶地址读写一个字节（BHE A0=10)AD15AD8上的数据被忽略，字节内容通过AD7AD0传送。,a)从偶地址读一个字节,从奇地址读写一个字节（BHE A0=01)。在AD15AD8上传送的数据有效，AD7AD0上的数据被忽略。,b)从偶地址读一个字,从偶地址读写一个字（BHE A0=00)。AD15AD0上传送的数据同时有效。以上三种读写操作都是在一个总线周期中完成的。,被读的字节,忽略的字节,X,Y,X,存储器,8086CPU,10050H,10051H,c)从奇地址读一个字节,从奇地址读写一个字。这种操作要占用两个总线周期。,d)从奇地址读一个字节,8086系统的存储器的地址,CS=2000H IP=1000H 物理地址=21000H CS=2100H IP=0000H 物理地址=21000H,物理地址的计算公式：物理地址=端地址 16+偏移地址段地址的引入，为程序在内存中浮动创造了条件，一般用户程序只涉及偏移地址。同一物理地址可以有不同的段地址和偏移地址表示。,例如:,8086系统内存地址的一些专用区域,0000003FFH 1KB 空间用于存放中断向量表，可存放25