电工技术 电子技术 课件PPT门电路和组合逻辑电路及应用.ppt

模拟信号：随时间连续变化的信号,7.1 基本概念,数字信号:是一种跃变信号，并且持续时间短暂。,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,1.脉冲信号的部分参数：,实际的矩形波,占空比D=tp/T,一、(矩形）脉冲信号,2.脉冲信号分类,二、数制 二、八、十、十六进制数及其转换三、码制 BCD码（8421、2421、5421、余3）ASCII码等 用n位二进制代码表示N 个 含义 P108-112,7.2 逻辑代数基础,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。,设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用 逻辑“1”表示。,逻辑表达式：Y=A B,1.“与”逻辑关系,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,0,1,0,B,Y,A,状态表,一、基本逻辑关系,2.“或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式：Y=A+B,状态表,1,1,1,0,3.“非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,4.基本逻辑关系的组合（与非、或非、与或非）,1.常量与变量的关系,二.逻辑代数的基本运算公式,2.逻辑代数的基本运算法则,自等律,0-1律,重叠律,还原律,互补律,交换律,普通代数不适用！,证:,结合律,分配律,A+1=1,反演律,列状态表证明：,证明：,A+AB=A,2.表示方法,逻辑式 F=(A,B,C),逻辑状态表,逻辑图,卡诺图,1.逻辑函数的概念：逻辑式中，输出变量是输入变 量的逻辑函数。表示：F=(A,B,C),三.逻辑函数的表示及其化简,特点：表示输出与输入间逻辑关系 包括三种基本运算 变量取值只能为“0”、1”,3、最小项 概念 及表示法 P117,4.逻辑函数的化简,例,化简,应用公式法化简,（1）并项法,（2）配项法,例,化简,（3）加项法,（4）吸收法,吸收,7.3 逻辑门电路,逻辑门电路是数字电路中最基本的逻辑元件。1.实现基本逻辑运算的电子电路称逻辑门电路。2.正负逻辑,逻辑门电路的基本概念,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,门电路是用以实现逻辑运算的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,一.分立元件逻辑门电路,1(2.1v-5v),0(0v0.8v),高电平,低电平,1.二极管“与”门电路,0V,0V,3V,即：有“0”出“0”，全“1”出“1”,2.二极管“或”门电路,0V,3V,3V,即：有“1”出“1”，全“0”出“0”,3.晶体管“非”门电路,“0”,“1”,“0”,“1”,P121“非”门电路,+UCC,-EE,A,R1,R2,RC,Y,T,+2.5V,该电路可使输出的高电平为3V（设UD=0.5V),1).与非门电路,有“0”出“1”，全“1”出“0”,4.复合门电路,2).或非门电路,有“1”出“0”，全“0”出“1”,例：根据输入波形画出输出波形,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,3).与或非门电路,逻辑符号,二、举例说明各表示方法间的转换,逻辑式,状态逻辑表,逻辑图,1.由表写式、画图 例：有一T形走廊，在相会处有一路灯,在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。,1).列逻辑状态表,2).逻辑式,取 Y=“1”(或Y=“0”)列逻辑式,取 Y=“1”,用“与”“或”“非”等运算来表达逻辑函数的表达式。,(1)由逻辑状态表写出逻辑式,各组合之间是“或”关系,反之，也可由逻辑式列出状态表。,3).逻辑图,由式列表、画图P133 7-9,3.由图写式、列表P133 7-17,三、TTL集成门电路,(三极管三极管逻辑门电路),TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。,1.TTL“与非”门电路,多发射极三极管,1).电路,4.3V,T2、T5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,2）.工作原理（输入全高3.6V）,1V,T2、T5截止,负载电流（拉电流）,输入有低“0”输出为高“1”,5V,（输入有低0.3V）,“与非”逻辑关系,“与非”门,74LS00、74LS20管脚排列示意图,2.三态输出“与非”门,“1”,1).电路及原理,截止,“0”,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。,0 高阻,表示任意态,功能表,2).逻辑符号,EN,3).三态门应用:,可实现用一条总线分时传送几个不同的数据或控制信号。,EN,EN,EN,7.4 组合逻辑电路的分析,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,一.组合逻辑电路分析步骤：,(1)由逻辑图写出输出端的逻辑表达式,(2)运用逻辑代数化简或变换,(3)列逻辑状态表,(4)分析逻辑功能,已知逻辑电路,确定,逻辑功能,例：分析下图的逻辑功能,(1)写出逻辑表达式,二.分析举例,(2)应用逻辑代数化简,反演律,反演律,(3)列逻辑状态表,逻辑式,(1)写出逻辑式,例：分析下图的逻辑功能,化简,(2)列逻辑状态表,(3)分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。,逻辑式,电路组成与上例不同，但具有相同的逻辑功能。,7.5 组合逻辑电路的综合,一.设计步骤：,二.设计举例：,例：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。,(1)列逻辑状态表,(2)写出逻辑表达式,取 Y=“1”,(3)用“与非”门构成逻辑电路,三人表决电路,例：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。,(1)列逻辑状态表,(2)写出逻辑表达式,(3)用“与非”门构成逻辑电路,解：,(4)逻辑图,Y,C,B,A,0,1,0,1,0,例:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1)根据逻辑要求列状态表,(2)由状态表写出逻辑式,(3)化简逻辑式可得：,(4)用“与非”门构成逻辑电路,(5)画出逻辑图,例：列车优先通行次序为特快、直快、普快。某站 同一时间只能由一辆列车从站内开出，即能给 出一个开车信号，试画出满足上述要求的逻辑 电路。（设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。）,图为密码锁控制电路，开锁条件是：拨对密码并插入钥匙将S闭合。两个条件满足时锁打开，开锁信号为1。否则报警，报警信号为1，接通警铃。试分析密码A、B、C、D是多少？,第八章 常用组合逻辑器件及应用 8.1 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,一.二进制编码器,将输入信号编成二进制代码的电路。即用n位二进制代码表示N个信号的电路。,(1)分析要求并确定二进制代码的位数：输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求：(1)将 I0、I1、I7 8个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。,解：,(2)列编码表：,(3)写出逻辑式并转换成“与非”式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,(4)画出逻辑图,列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,8421BCD码编码表,二 十进制编码器将十进制数 09 编成二进制代码的电路,写出逻辑式并化成“与非”关系,十键8421码编码器的逻辑图 动画,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,三.优先编码器,74LS147 编码器功能表,8.2 译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,一.二进制译码器,状 态 表,1.三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,集成译码器 P138-140（1）74LS138的管脚说明（输出低电平有效）（2）用74LS138实现 逻辑函数 P140,二.二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,2.七段译码显示器,七段显示译码器状态表,8.3 加法器 实现二进制加法运算的电路,进位,不考虑低位来的进位,要考虑低位来的进位,一.半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器逻辑状态表,逻辑表达式,二.全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,三.多位加法器(P145),8.4 数据选择器,一、功能：从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,1,&,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,“与”门被封锁，选择器不工作。,74LS153型4选1数据选择器,1,&,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,0,1,“与”门打开，选择器工作。,由控制端决定选择哪一路数据输出。,选中,D0,74LS153型4选1数据选择器,动画,由逻辑图写出逻辑表达式,多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,二、74LS151功能表,用2片74LS151型8选1数据选择器构成具有16选1功能的数据选择器,例:,用74LS151型8选1数据选择器实现逻辑函数式 Y=AB+BC+CA,解：将逻辑函数式用最小项表示,将输入变量A、B、C分别对应地接到数据选择器的选择端 A2、A1、A0。由状态表可知,将数据输入端D3、D5、D6、D7 接“1”,其余输入端接“0”,即可实现输出Y,如图所示。,74LS151功能表,