ALTERA器件选型手册解析.ppt

目,录,1、MAX7000 系列器件.12、MAX3000A 系列器件.23、MAX II 系列器件.34、Cyclone 系列器件.45、Cyclone II 系列器件66、Stratix 系列器件.87、Stratix GX 系列器件.108、Stratix II 系列器件.139、HardCopy II 结构化 ASIC.1610、其它系列器件.1711、配置器件1912、下载电缆.1913、开发软件.2014、IP CORE.2315、Nios II 嵌入式处理器.2516、ALTERA 开发板.2717、ALTERA 电源选择.27,，,核,电,压,64,MAX7000 系列Altera的 MAX 7000 CPLDs基于先进的多阵列矩阵（MAX）架构，为大量应用提供了世界级的高性能解决方案。基于电可擦除可编程只读存储器（EEPROM）的MAX7000 产品采用先进的CMOS工艺制造，提供从 32 到512 个宏单元的密度范围，速度达 3.5 ns的管脚到管脚延迟。MAX 7000 器件支持在系统可编程能力（ISP）可以在现场轻松进行重配置。Altera提供 5.0V，3.3V和 2.5V核电压的MAX 7000 器件。MAX7000 I/O支持,器,件,1.8V,输入电压2.5V 3.3V,5.0V,1.8V,输出电压2.5V 3.3V,5.0V,GTL+,高级I/O支持SSTL 66bit2/3 66MHzPCI,MAX7000S,5.0V,MAX7000AE,3.3V,MAX7000B,2.5V,MAX7000选型向导,DeviceEPM7032SEPM7032AEEPM7032BEPM7064SEPM7064AEEPM7064BEPM7128S,Macro3232326464128,Pin/Package44-Pin PLCC/TQFP44-Pin PLCC/TQFP44-Pin PLCC/TQFP，49-Pin BGA44-Pin PLCC/TQFP，84-Pin PLCC,100-Pin TQFP44-Pin PLCC/TQFP，100-Pin TQFP，100-PinBGA44-PinTQFP,49-PinBGA,100-PinTQFP,100-PinBGA84-Pin PLCC,100-Pin PQFP/TQFP,160-Pin PQFP,I/O Pins363636,3636、68、6836、68、6836、41、68、6868、84、100,Speed Grade5、6、7、104、7、103、5、75、6、7、104、7、103、5、76、7、10、15,EPM7128AEEPM7256SEPM7256AE,128256256,84-Pin PLCC,100-PinPQFP,256-Pin BGA208-Pin PQFP/RQFP100-Pin TQFP/BGA,144-PinPQFP,256-Pin BGA,TQFP/BGA,144-PinTQFP,208-Pin,68、84、84、100、10016484、84、120、164、164,5、7、107、10、155、7、10,EPM7512AE,512,144-Pin TQFP,208-Pin PQFP,256-Pin BGA,120、176、212,7、10、12,ALTERA器件封装,PLCCTQFPPQFPRQFPBGAFBGAUBGA,：塑封J引线芯片封装：薄塑封四角扁平封装：塑封四角扁平封装：高效四角扁平封装：球栅阵列：1.0毫米间距球栅阵列：0.8毫米间距球栅阵列,1,MAX3000A 系列32-512个宏单元，600-5000可用门3.3-V 在系统编程ISP（通过JTAG口）2.5、3.3-V 或 5.0-V多电压操作2个全局时钟和6个输出使能信号可编程的输出电压摆率控制可编程触发器具有单独的清除、置位、时钟和时钟使能控制兼容PCI Local Bus Specification,Revision 2.2.可编程保密位可编程节省功率模式，使每个宏单元功耗降低50%或者更低MAX3000A 器件的特性,FeatureUsable gatesMacrocellsLogic array blocksMaximum user,EPM3032A60032234,EPM3064A1,25064466,EPM3128A2,500128896,EPM3256A5,00025616158,EPM3512A10,00051232208,I/O pins,tPD(ns)tSU(ns)tCO1(ns)fCNT(MHz),4.52.93.0227.3,4.52.83.1222.2,5.03.33.4192.3,7.55.24.8126.6,7.55.64.7116.3,MAX3000A 器件的选型：,Device,44Pin,44Pin,100Pin,144Pin,208Pin,256-Pin,PLCC,TQFP,TQFP,TQFP,PQFP,FineLine,Speed Grade,BGA,EPM3032A,34,34,-4、-7、-10,EPM3064AEPM3128AEPM3256AEPM3512A,34,34,6680,96116,158172,208,-4、-7、-10-5、-7、-10-7、-10-7、-10,MAX3000A 器件支持的 I/O 特性,VCCIO 电压,输入信号,输出信号,2.5V,3.3V,5.0V,2.5V,3.3V,2.5V3.3V,2,低功耗,MAX II 系列Altera推出的MAX II器件系列是有史以来成本最低的CPLD。MAX II器件基于突破性的新型CPLD架构，提供业界所有CPLD系列中单个I/O管脚最低成本和最小功耗。通过采用低功耗处理技术，MAX II器件和前一代MAX器件相比，成本减半，功耗只有十分之一，并具四倍的密度和两倍的性能。这种上电即用、非易失性的器件系列用于通用的低密度逻辑应用环境。除了给予传统CPLD设计最低的成本，MAX II器件还将成本和功耗优势引入了高密度领域，使设计者可以采用MAX II器件替代高成本或高功耗的ASSP和标准逻辑器件。MAX II 系列器件先进特性,特,性,说,明,成本优化架构高性能用户Flash存储器在系统可编程（ISP）I/O能力JTAG翻译器工业级温度支持扩展级温度支持多电压内核MAX II 器件的特性,以最小化裸片面积为目标的架构，打破了典型 CPLD 的成本、容量和功耗限制，是上一代 CPLD 密度的四倍，成本却只有一半，业界单个 I/O 管脚成本最低。提供了 CPLD 业界最低的动态功耗，只有前一代 MAX 系列 CPLD 的十分之一。支持内部时钟频率高达 300 MHz。提供 8K 比特用户可访问的 Flash 存储器，可用于片内串行或并行非易失性存储。MAX II 器件运行用户在器件工作的状态下更新配置 Flash 存储器。支持多种单端 I/O 接口标准如 LVTTL、LVCMOS 和 PCI 接口。支持一种 JTAG 翻译器特性，能够配置外部不兼容 JTAG 协议的器件，如分立的 Flash存储器件。支持工业级温度范围，从-40C 到+100C（结温），用于各种工业和其他温度敏感的应用领域。提供扩展级温度范围，从-40C 到+125C（结温），支持汽车舱内应用。片内电压调整器支持 3.3V、2.5V 或 1.8V 电源输入,FeatureLEsTypical Equivalent,EPM240240192,EPM570570440,EPM12701,270980,EPM22102,2101,700,Macrocells,Equivalent Macrocell,128 to 240,240 to 570,570 to 1,270,1,270 to 2,210,Range,UFM Size(bits)Maximum User I/O pinstPD1(ns)fCNT(MHz)tSU(ns)tCO(ns),8,192804.53041.64.2,8,1921605.43041.64.3,8,1922126.03041.64.4,8,1922726.63041.64.5,3,MAX II 器件的封装与最大 I/O 脚数,Device,100-PinTQFP,144-PinTQFP,256-PinFineLine BGA,324-PinFineLine BGA,EPM240,80,EPM570EPM1270EPM2210,76,116116,160212204,272,速度等级：-3、-4、-5支持双标签（即C3与I4为同一型号）MAX II 应用MAX II器件适用于通用控制路径应用，包括：上电顺序系统配置I/O 扩展接口桥接Cyclone 系列Cyclone系列FPGA是基于成本优化的，全铜工艺的 1.5V SRAM工艺，相对竞争对手的FPGA，仅一半的成本，依然提供的强大的功能。最高达 20，060 个逻辑单元和 288K位的RAM，除此之外，Cyclone系列的FPGA还集成了许多复杂的功能。Cyclone系列FPGA提供了全功能的锁相环（PLL），用于板级的时钟网络管理和专用I/O接口，这些接口用于连接业界标准的外部存储器器件。Altera的NiosII系列嵌入式处理器的IP资源也可以用于Cyclone系列FPGA的开发。设计者只需下载Altera提供的完全免费的Quartus II 网络版开发软件就可以马上进行Cyclone系列FPGA的设计和开发。Cyclone FPGA是在 2002 年 12 月份推出的。从那以后，已向全球数千位不同的客户交付了数百万片，成为Altera历史上采用最快的产品。Cyclone器件的特性,特,性,说,明,成本优化的架构嵌入式存储器外部存储器接口支持LVDS I/O支持单端I/O时钟管理电路接口和协议,具有多达20060个逻辑单元，容量是以往低成本FPGA的四倍，可用来实现复杂的应用。Cyclone器件中M4K存储块提供288kbit存储容量，能够被配置来支持多种操作模式，包括RAM、ROM、FIFO及单口和双口模式。具有高级外部存储器接口，允许设计者将外部单数据率（SDR）SDRAM，双数据率（DDR）、SDRAM和 DDR FCRAM 器件集成到复杂系统设计中，而不会降低数据访问的性能。Cyclone器件具有多达129个兼容LVDS的通道，每个通道数据率高达640Mbps。Cyclone器件支持各种单端I/O接口标准，如3.3-V、2.5-V、1.8-V、LVTTL、LVCMOS、SSTL和 PCI 标准，满足当前系统需求。Cyclone器件具有两个可编程锁相环（PLL）和八个全局时钟线，提供健全的时钟管理和频率合成功能，实现最大的系统性能。Cyclone PLL具多种高级功能，如频率合成、可编程相移、可编程延迟和外部时钟输出。这些功能允许设计者管理内部和外部系统时序。支持诸如PCI等串行、总线和网络接口，可访问外部存储器件和多种通信协议。4,DSP实现,热插拨和上电顺序串行配置器件NiosII系列嵌入式处理器支持工业级温度扩展温度支持,Cyclone器件具有健全的片内热插拨和顺序上电支持，确保和上电顺序无关的正常工作。这一特性在上电前和上电期间起到了保护器件的作用并使I/O缓冲保持三态，让Cyclone器件成为多电压系及需高可用性和冗余性应用的理想选择。Cyclone器件为在FPGA上实现低成本数字信号处理（DSP）系统提供了理想的平台。Cyclone器件能用Altera新的串行配置器件进行配置。Cyclone器件的Nios II系列嵌入式处理器能够降低成本，增加灵活性，非常适合于替代低成本的分立微处理器。部分Cyclone器件提供工业级温度范围-40C至+100C(节点)的产品。部分Cyclone器件达到扩展温度范围E-40C至+125C(节点)。这些器件是需要扩展温度范围和高质量产品的in-cabin automotive应用的理想选择。,Cyclone 器件各型号的特性,FeatureLEsM4K RAM blocksTotal RAM bitsPLLsMaximum user I/O pins,EP1C32,9101359,9041104,EP1C44,0001778,3362301,EP1C65,9802092,1602185,EP1C1212,06052239,6162249,EP1C2020,06064294,9122301,Cyclone 器件封装与最大 I/O 脚数,Device,100-PinTQFP,144-PinTQFP,240-PinPQFP,256-PinFineLineBGA,324-PinFineLineBGA,400-PinFineLineBGA,EP1C3,65,104,EP1C4,249,301,EP1C6,98,185,185,EP1C12EP1C20,173,185,249233,301,速度等级：-6、-7、-8支持双标签（工业级 I7 与商业级 C6 为同一型号）Cyclone 器件的配置器件,配置器件,EP1C3,EP1C4,器,件,数EP1C6,量,EP1C12,EP1C20,EPCS1EPCS4EPCS16EPCS64EPC2EPC4,111111,111111,111111,N/A11121,N/A11121,5,Nios II,片内匹配,Cyclone II 系列Altera 推出的 CycloneII FPGA 是 Cyclone 系列低成本 FPGA 中的最新产品。Altera 于 2002 年推出的Cyclone 器件系列永远地改变了整个 FPGA 行业，带给市场第一也是唯一的以最低成本为基础而设计的 FPGA系列产品。Altera 采用相同的方法在尽可能小的裸片面积下构建了 Cyclone II 系列。Cyclone II FPGA系列提供了与其上一代产品相同的优势一套用户定义的功能、业界领先的性能、低功耗但具有更多的密度和功能，极大地降低了成本。Cyclone II 器件扩展了低成本 FPGA 的密度，最多达 68，416 个逻辑单元（LE）和 1.1M 比特的嵌入式存储器。Cyclone II器件的制造基于 300mm晶圆，采用台积电 90nm、低K值电介质工艺，这种可靠工艺也曾被用于Altera的Stratix II器件。这种工艺技术确保了快速有效性和低成本。通过使硅片面积最小化，CycloneII器件可以在单芯片上支持复杂的数字系统，而在成本上则可以和ASIC竞争。Cyclone II器件的特性如下表所列：,特,性,说,明,成本优化的架构工艺技术嵌入式存储器嵌入式乘法器外部存储器接口差分I/O支持单端I/O支持接口和协议支持时钟管理电路嵌入式处理器热插拔及上电顺序,器件架构为最低的成本而优化，提供多达 68,416 个逻辑单元(LE)，密度超过第一代Cyclone FPGA 的 3 倍。Cyclone II FPGA 内部的逻辑资源可以用来实现复杂的应用。在 300 毫米晶圆的基础上，采用了 TSMC 领先的 90nm 低电介工艺技术而生产。基于流行的 M4K 存储器块，提供多达 1.1 兆比特的嵌入式存储器，可以支持配置为广泛的操作模式，包括 RAM、ROM、先入先出（FIFO）缓冲器以及单端口和双端口模式。提供最多 150 个 18x18 比特乘法器，是低成本数字信号处理（DSP）应用的理想方案。这些乘法器可用于实现通用 DSP 功能，如有限冲击响应（FIR）滤波器、快速傅立叶变换、相关器、编/解码器以及数控振荡器（NCO）。提供高级外部存储器接口支持，允许开发人员集成外部单倍数据速率（SDR）、双倍数据速率（DDR）、DDR2 SDRAM 器件以及第二代四倍数据速率（QDRII）SRAM 器件，数据速率最高可达 668 Mbps。提供差分信号支持，包括 LVDS、RSDS、mini-LVDS、LVPECL、SSTL 和 HSTL I/O 标准。LVDS 标准支持接收端最高 805 Mbps 数据速率，发送端最高 622 Mbps。支持各种单端 I/O 标准，如当前系统中常用的 LVTTL、LVCMOS、SSTL、HSTL、PCI 和PCI-X 标准。支持串行总线和网络接口（如 PCI 和 PCI-X），快速访问外部存储器件，同时还支持大量通讯协议，包括以太网协议和通用接口。支持最多达四个可编程锁相环（PLL）和最多 16 个全局时钟线，提供强大的时钟管理和频率合成能力，使系统性能最大化。这些 PLL 提供的高级特性包括频率合成、可编程占空比、外部时钟输出、可编程带宽、输入时钟扩频、锁定探测以及支持差分输入输出时钟信号。Cyclone II 器件的 Nios II 嵌入式处理器降低了成本，提高了灵活性，给低成本分立式微处理器提供了一个理想的替代方案。支持驱动阻抗匹配和片内串行终端匹配。片内匹配消除了对外部电阻的需求，提高了信号完整性，简化电路板设计。Cyclone II FPGA 通过外部电阻还可支持并行匹配和差分匹配。提供强大的片内热插拔以及上电顺序支持，确保器件正确操作不依赖上电顺序。该特性同时实现了上电之前和上电过程中对器件和三态 I/O 缓冲的保护，使 Cyclone II器件成为多电压系统以及具高可靠性和冗余需求的应用的理想方案。6,特,性,说,明,具有 32 比特 CRC 自动校验功能。内置的 CRC 校验电路简化了校验流程，只需在,循环冗余码(CRC)Cyclone II与Cyclone FPGA的差别,Quartus II 软件中单击一下即可。这是 FPGA 中对付单事件干扰（SEU）问题最有效的解决方案。Cyclone II FPGA 提供比 Cyclone FPGA 更新更先进的特性。这些特性包括嵌入式乘法器、支持 DDR2 和 QDR II 存储器件的外部存储器接口、片内串行匹配，以及支持更多的差分和单端 I/O 标准。,Cyclone II 器件的特性,FeatureLEsTotal RAM bitsEmbedded multipliersPLLsMaximum user I/O pins,EP2C54,608119,808132142,EP2C88,256165,888182182,EP2C2018,752239,616264315,EP2C3533,216483,840354475,EP2C5050,528594,432864450,EP2C7068,4161,152,0001504622,Cyclone II 器件封装与最大 I/O 脚数,Device,144-PinTQFP,208-PinPQFP,256-PinFineLineBGA,484-PinFineLineBGA,672-PinFineLineBGA,896-PinFineLineBGA,EP2C5,90,143,EP2C8EP2C20EP2C35EP2C50EP2C70,86,139,182152,309316288,471446418,616,速度等级：-6、-7、-8Cyclone II适用配置器件,E P 2 C 5,E P 2 C 8,E P 2 C 2 0,EP2C35,EP2C50,E P 2 C 7 0,EPCS1,X,EPCS4,X,X,X,EPCS16EPCS64,XX,XX,XX,XX,XX,XX,7,高性能架构,DSP性能,大I/O带宽,热插拔和,上电顺序,Stratix 系列Stratix 器件采用 1.5V 0.13um全铜SRAM工艺，为满足高带宽系统的需求进行了优化。Stratix器件具有非常高的内核性能、存储能力、架构效率和及时面市的优势。Stratix器件提供了专用的功能用于时钟管理和数字信号处理（DSP）应用及差分和单端I/O标准。此外，Stratix器件具有片内匹配和远程系统升级能力。Stratix器件系列是功能丰富的高带宽系统方案，开创了可编程芯片系统（SOPC）方案的新纪元。Stratix 器件的特性,特,性,说,明,高性能架构高性能Stratix器件架构经由速度优化的互连结构和高效的时钟网络构成，它们连接逻辑单元（LE）、TriMatrix 存储块、数字信号处理（DSP）块、锁相环（PLL）和I/O单元（IOE），获取最大的系统性能。需要更高性能的设计者可以使用Stratix II FPGA。大存储带宽和高速外部存储器接口TriMatrix 存储器具有多达 7Mbit 的 RAM 和 8Tbps 的器件存储带宽。这种复杂的存储结构包括三种大小的嵌TriMatrix存储器入 RAM 块M512、M4K 和 M-RAM 块，可配置支持广泛的应用。Stratix 器件提供了先进的外部存储接口，允许设计者将外部大容量 SRAM 和 DRAM 器件集成到复杂系统设计外部存储接口中，而不会降低数据存取的性能。支持三类 SRAM 器件的接口双数据率（DDR）、四数据率（QDR）、QDR II 和零总线转换（ZBT），速度高达SRAM器件200MHz。Stratix 器件支持和三类高速同步 DRAM（SDRAM）器件的接口单数据率（SDR SDRAM），DDR SDRAM 和快DRAM器件速循环（FCRAM），速度高达 200MHz。高性能数字信号处理Stratix 器件包括高性能嵌入式 DSP 单元，它为 DSP 应用进行了优化。DSP 块消除了 DSP 应用中的性能瓶颈，DSP块具有可预测和可靠的性能，能够节省资源而不影响性能。Stratix 器件具有比 DSP 处理器更大的数据处理能力，具有最大的系统性能。提供灵活的软乘法器实现，可配置为不同的数据宽度和延迟。软乘法器除了 DSP 块之外提供非常高的 DSP软乘法器吞吐量。大I/O带宽和高速接口支持各种单端和差分 I/O 标准，易于同背板、主处理器、总线、存储器件和 3D 图像控制器相连接。Stratix True-LVDS 电路提供多达 152 个高速差分 I/O 通道，其中 80 个通道优化高达 840Mbps 的数据率，差分I/O支持同时满足新兴 I/O 接口的高性能需求，包括支持 LVDS、LVPECL、PCML 和 HyperTransport 标准。,单端I/O支持,支持高带宽单端 I/O 接口标准，如 SSTL、HSTL、GTL、GTL+、CTT 和 PCI-X，满足现今苛刻的系统需求。,Stratix 器件支持多种高速接口标准，如 SPI-4 Phase 2、SFI-4、10G Ethernet XSBI、HyperTransport、高速接口RapidIO 和 UTOPIA IV 标准，提供灵活性和快速的及时面市。系统时钟管理,时钟管理电路时钟管理功能,具有多达 12 个可编程 PLL 和 40 个系统时钟，具有健全的时钟管理和频率合成能力，以获得最大系统性能。Stratix PLL 具有以前只有高端分立 PLL 器件才具有的功能，包括时钟切换、PLL 重配置、扩频时钟、频率合成、可编程相位偏移、可编程延迟偏移、外部反馈和可编程带宽。这些特性允许设计者管理 Stratix 器,件内外的系统时序。片内热插拔和上电顺序支持具有健全的片内热插拔和上电顺序支持，确保器件的正常操作和上电顺序无关。该特性也在上电之前和上电期间保护器件和三态 I/O 缓冲，使得 Stratix 器件成为多电压系统及高可用性和冗余性应用的理想方案。8,HardCopy,特,性,说,明,远程系统升级能力,远程系统升级嵌入式处理器核Nios II系列嵌入式存储器,Stratix 器件具有远程系统升级能力，允许安全、可靠、无差错地从远程进行系统升级。Stratix 器件现今的架构特性结合 Nios II 嵌入式处理器具有无与伦比的处理能力，满足网络、电信、DSP应用、海量存储和其它大带宽系统的需求。Stratix 器件将 Nios II 处理器性能提升到 150 DMIPS 以上。,低成本的批量成品器件HardCopy 器件为 Stratix 器件提供了至批量成品的低成本无缝移植方式。另外，掩码编程 HardCopy Stratix,Stratix 器件,器件具有比最快 Stratix FPGA 速度等级更快的性能（平均增加 50%）。,Stratix 器件各型号的特性,FeatureLEsM512 RAM blocks,EP1S1010,57094,EP1S2018,460194,EP1S2525,660224,EP1S3032,470295,EP1S4041,250384,EP1S6057,120574,EP1S8079,040767,(32 18 bits),M4K RAM blocks,60,82,138,171,183,292,364,(128 36 bits),M-RAM blocks,1,2,2,4,4,6,9,(4K 144 bits),Total,RAM bits,920,448,1,669,248,1,944,576,3,423,744,5,215,104,7,427,520,10,118,016,DSP blocks,6,10,10,12,14,18,22,Embedded,48,80,80,96,112,144,176,multipliers,PLLs,6,6,6,10,12,12,12,Stratix 器件封装与最大 I/O 脚数,Device,672-PinBGA,956-PinBGA,484-PinFineLine,672-PinFineLine,780-PinFineLine,1,020-PinFineLine,1,508-PinFineLine,1,923-PinFineLine,EP1S10EP1S20EP1S25EP1S30EP1S40EP1S60EP1S80,341422469,679679679679,BGA331257,BGA341422469,BGA422582593593,BGA702726769769,BGA8181,0181,199,BGA1,234,速度等级：-5、-6、-79,Stratix 器件的配置器件,配置器件EPC2EPC4EPC8EPC16,EP1S103111,EP1S204111,器EP1S255N/A11,件 数EP1S307N/A11,量EP1S408N/A11,EP1S6011N/AN/A1,EP1S8015N/AN/A1,Stratix GX 系列Stratix GX器件基于Altera的Stratix体系，采用 1.5V、0.13um全铜SRAM工艺，融合了业界最快的FPGA架构和高性能的多达 20 个全双工速度高达 3.125Gbps的高速收发器通道,将业界最快速的FPGA架构和高性能的数千兆位收发器相融合，满足了现今高性能高要求系统对大带宽的需求。Stratix GX 器件系列特性,特,性,说,明,收发器技术,数千兆位收发器SerialLite收发器协议,Stratix GX 器件具有多达 20 个全双工速度高达 3.125Gbps 的通道，满足了高速背板和芯片至芯片应用、通信、数字广播、测试设备、大存储系统的需求。SerialLite 协议是针对小尺寸，低延迟和小负荷而设计的精简点到点协议。设计者在Stratix GX 器件中使用 SerialLite 能够在应用中拥有实现串行 I/O 标准的低风险方式。Stratix GX 通道可配置支持多种高速接口协议，如 SerialLite、10Gbit 以太网（XAUI）、千兆以太网、1G、2G 和 10Gbps 光纤通道、串行 RapidIO、SMPTE 292M 和 PCI Express,标准。源同步信号Stratix GX 器件提供了多达 45 个接收器和 45 个发送器源同步通道，支持高达 1Gbps,源同步差分通道动态相位调整(DPA)源同步协议系统封包接口,和 DPA 电 路。这 些 同步 也支 持 不 同的 高级 I/O 标 准如 LVDS、LVPECL、PCML 和HyperTransport 技术。具有嵌入 DPA 电路(含两个高达 1Gbps 的 DPA 组)，它消除了在使用源同步信号技术中由偏移造成的问题，从而简化了 PCB 的布局。Stratix GX 源同步通道支持各种高速接口协议，如 10Gbit 以太网（XSBI）、POS-PHY Level4（SPI-4 Phase 2）、SFI-4、HyperTransport 接口、RapidIO 标准和 UTOPIA IV。Stratix GX器件是第一款具有嵌入DPA电路的FPGA，支持高达 1Gbps的数据传送速率。,Level 4（SPI-4）符合SPI-4.2 的POS-PHY Level 4 MegaCore功能集成了这个电路，提供了多种配置选项，,Phase 2高性能架构高性能架构MultiTrack互连,允许设计者优化内核满足特定的系统需求。Stratix GX体系包含高性能逻辑单元、TriMatrix存储器、DSP块、锁相环（PLL）、千兆位收发器块和DPA电路，满足了不断增长的带宽需求，最大化系统性能。Stratix GX 器件有连续互连线，它有不同长度的线组成，能够提升系统性能。10,DSP块,CRC,SRAM器件,DRAM器件,、,热插拔和,上电顺序,HDTV视频,DirectDrive技术,Stratix GX 器件有统一的确定的走线结构，能够进行模块化设计，并保持其在整个器件中性能一致。,Stratix,与,Stratix GX器件基于高性能Stratix架构，增加了一些诸如专用高速千兆收发器和具有,StratixGX差别,DPA电路的源同步信号等特性。,高性能数字信号处理DSP 块是为 DSP 应用优化的高性能嵌入 DSP 单元。DSP 块消除了 DSP 应用的瓶颈，提供了可预测和可靠的性能，在不损失性能的情况下节省资源。循环冗余码(CRC)具有 32 比特 CRC自动校验功能。内置的CRC校验电路简化了校验流程，只需在QuartusII 软件中单击一下即可。这是FPGA中对付单事件干扰（SEU）问题最有效的解决方案大存储带宽和高速外部存储接口,TriMatrix存储器外部存储器接口,TriMatrix 存储器提供了高达 3.4Mbit 的 RAM 和 4Tbps 的器件存储带宽。这种复杂的存储结构包括三种大小不同的嵌入 RAM 块M512，M4K 和 M-RAM 块，它们可以配置支持多种应用。Stratix GX 器件提供了先进的外部存储器接口，允许设计者将外部大容量 SRAM 和 DRAM器件集成到复杂的系统设计中，而不会降低数据存储的性能。,Stratix GX 器件支持四类 SRAM 器件的接口双数据率（DDR）、四数据率（QDR）QDRII和零总线转换（ZBT）、速率高达 668Mbps。Stratix GX 器件支持三类高速同步 DRAM（SDRAM）接口单数据率（SDR SDRAM）、DDRSDRAM 和快速循环（FCRAM）、速率高达 400Mbps。大I/O带宽,支持差分I/O支持单端I/O,源同步电路支持 LVDS、LVPECL、3.3V PCML 和 HyperTransport 的差分 I/O 标准。Stratix GX 器件支持大带宽单端 I/O 接口标准，如 SSTL、HSTL、GTL、GTL+、CTT 和 PCI-X，满足现今高性能系统的需求。,支持片内热插拔和上电顺序提供了健全的片内热插拔和上电顺序支持，确保了器件独立于上电顺序正常工作。该特性也在上电之前和之中，保护了器件和三态高速收发器和一般 I/O 缓冲，使得 StratixGX 器件成为多电源系统和需要高可用性和冗余度的系统的理想方案。远程系统升级能力,远程系统升级嵌入式处理器Nios II系列嵌入式处理器系统应用Stratix GX应用桥接应用交换结构应用基站收发器应用,Stratix GX 器件具有远程系统升级能力，允许从远程安全可靠地无差错地升级系统。Stratix GX 器件的高级架构特性结合 Nios II 嵌入处理器核，能够提供无与伦比的处理能力，满足网络、电信、DSP 应用、大存储和其它大带宽系统的需求。使用高性能的Nios II 核，能够在 Stratix GX 器件上达到超过 150 DMIPS 的性能。是一些市场上背板和芯片至芯片应用中高速通信的理想选择为桥接不同的高速通信协议和完全适应高增值专用功能提供了理想的解决方案。Stratix GX 器件具有多达 20 个 3.125Gbps 通道，高性能的可编程逻辑和 TriMatrix存储器，是灵活的交换结构方案。这在 FPGA 市场上独一无二的。Stratix GX 器件具有高性能数字信号处理（DSP）块，TriMatrix 存储块和高性能 I/O电路，结合可编程逻辑结构，为基站收发器卡提供了最优的解决方案。Stratix GX 器件支持 HD-SDI 标准和多收发器通道，是 HDTV 视频产品应用的灵活方案。11,Stratix GX器件各型号的特性,FeatureLEsTransceiver channelsSource-synchronous channelsM512 RAM blocks(32 18 bits)M4K RAM blocks(128 36 bits)M-RAM blocks(4K 144 bits)Total RAM bitsDigital signal processing(DSP)blocksEmbedded multipliers(1)PLLs,EP1SGX10CEP1SGX10D10,5704,82294601920,4486484,EP1SGX25CEP1SGX25DEP1SGX25F25,6604,8,163922413821,944,57610804,EP1SGX40DEP1SGX40G41,2508,204538418343,423,744141128,Stratix GX 器件的封装与最大 I/O 数,DeviceEP1SGX10CEP1SGX10DEP1SGX25CEP1SGX25DEP1SGX25FEP1SGX40DEP1SGX40G,672-Pin FineLineBGA366366462462,1,020-Pin FineLineBGA614614638638,Stratix GX 适合的配置器件,配置器件EPC2EPC4EPC8EPC16,EP1SGX10C3111,EP1SGX10D3111,器EP1SGX25C5N/A11,件 数EP1S25D5N/A11,量EP1SGX25F5N/A11,EP1SGX40D8N/A11,EP1SGX40G8N/A11,12,Stratix II 系列Stratix II 器件系列将FPGA性能推向了新高度，该系列是业界最快、密度最高的FPGA。Stratix II器件构建在新的创新性逻辑结构上，比第一代Stratix FPGA平均超出 50%的性能，且逻辑容量多出两倍。StratixII器件扩展了FPGA设计的适用范围，使设计人员能够实现当今高级系统所需的高性能要求，而不必采用成本高的ASIC进行开发。基于获奖的Stratix器件系列体系结构，Stratix II器件具有多种强大的系统级功能以及重要的改进和新特性。Stratix II FPGA采用TSMC的 90nm低k绝缘工艺技术，在 300mm圆晶片上制造。Stratix II器件以创新和高效的逻辑结构，将性能发挥到了极致，消耗更少的资源，并且对前代体系结构完全后向兼容。该逻辑结构将器件密度增加到了前所未有的等级，高达 180K等价逻辑单元(LE)以及9 Mbits of RAM，比前代FPGA成本明显降低。Stratix II 器件的特性,功,能,说,明,结构性能和效率Stratix II 器件采用最尖端的 90nm 技术，具有无可匹