数字电路课程设计位二进制同步加法计数器的设计（000111）.doc

1 三位二进制同步加法计数器的设计（000，111）1.1课程设计的目的： 1、了解同步加法计数器工作原理和逻辑功能。 2、掌握计数器电路的分析，设计方法及应用。 3、学会正确使用JK触发器。1.2设计的总体框图： CP3位二进制同步加法计数器C 输入计数脉冲 送给高位的进位信号图1.1六进制加法器1.3设计过程：1 状态图：/000101010011110100001101110/0/0/0/0/1图1.2六进制加法状态图2 时序图： CP: Q2: Q1: Q0: Y: 图1.3六进制加法的波形图3选择的触发器名称:选用三个CP下降沿触发的边沿JK触发器74LS112输出方程: Qn1Q0nQ2n000111100X000100X1图1.4输出Y的卡诺图Y=Q2nQ1n4状态方程：Qn1Q0nQ2n000111100XXX0101000111101110XXX001 图1.5六进制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图 Q1 n Q0nQ2n 00011110 0 X010 1 11X0图1.6Q2n+1的卡诺图Q1nQ0nQ2n 00011110 0X101 101X0 图1.7 Q1n+1的卡诺图 Q1nQ0nQ2n 00011110 0X001 110X1 图1.8Q0n+1的卡诺图6由卡诺图得出状态方程为： Q2n+1=Q1n Q2n + Q1n Q0n Q2n Q1n+1=Q0n Q1n + Q2n Q0n Q1n Q0n+1=Q0n (1) 驱动方程：= Q1n Q0n = Q0n =1 = Q1n = Q2n Q 0n =1 7.检查能否自启动： /0 /1111 000 001 (有效状态)图1.8检测能否自启动1.4设计的逻辑电路图：图1.9六进制加法计数器的电路图1.5 设计的电路原理图：图1.10六进制加法计数器的原理图1.6实验仪器：(1) 数字原理实验系统一台(2) 集成电路芯片：74LS08一片 74LS00一片 74LS112三片 1.7实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。实验过程中很顺利，没有出现问题。2 串行序列信号检测器的设计（检测序列0111）2.1课程设计的目的： 1、了解串行序列信号检测器的工作原理和逻辑功能 2、掌握串行序列信号检测器电路的分析，设计方法及应用。 3、学会正确使用JK触发器。2.2设计的总体框图：串行序列信号检测器CP Y输入脉冲 串行序列输出图2.1信号检测器2.3设计过程：1原始状图： 0/0 1/00/01/01/11/0 0/0S0 S1 S3 S40/00/01/0图2.2信号检测器的原始状态图2最简状态图：（根据表1-1合并等价状态）： 0/00/00/01/01/01/0 S0 S1 S2 S31/0 1/1图2.3最简原始图表1-1现态输入输出次态S0S00100S1S0S1S10100S1S2S2S20100S1S3S3S30101S1S03进行状态分配，画出二进制数编码后的状态图：（1） 进行状态编码，取 S0=00 S1=01 S2=10 S3=11（2） 码后编的状态图： 0/0 0/0 1/0 0/01/01/000 01 10 110/0 1/1图2.44选择的触发器名称：选用两个CP下降沿触发的边沿JK触发器74LS1125采用同步的方案,，即取： CP0=CP1=CP6输出方程： Qn1Q0nX000111100000010010图2.5输出Y的卡诺图Y=xQ1n Q0n7状态方程： Qn1Q0nX00011110001100011100000000 图2.6串行序列信号检测器的次态卡诺图 Q1nQ0nX 00011110 00000 10101 图2.7Q1n+1的卡诺图Q1nQ0nX 00011110 01111 10001图2.8 Q0n+1的卡诺图 8 由卡诺图得出状态方程为： Q1n+1= X Q0n Q1n + Q0n Q1n X Q0n+1= X Q1n Q0n + X Q0n9驱动方程： = X Q0n = X Q1n =X Q0n = X 2.4设计的逻辑电路图：2.5设计的电路原理图：2.6实验仪器：(1) 数字原理实验系统一台(2) 集成电路芯片：74LS00一片 74LS04三片 74LS08一片 74LS11一片 74LS112两片 2.7实验结论：经过实验后可知，满足设计效果。参考文献1 余孟尝.数字电子技术基础简明教程.高等教育出版社，出版年：2007年12月2 吴翔.苏建峰.Multisim10&Ultiboard原理图仿真与PCB设计.电子工业出版社，出版年：2008年1月3 张利萍，王向磊.数字逻辑实验指导书.信息学院数字逻辑实验室，2009年