毕业设计（论文）集成数字频率合成器和压控振荡器.doc

集成数字频率合成器和压控振荡器特征:输出频率范围. 2050 MHz to 2450 MHz 两个输出1.8V的电压补偿数字频率合成器可编程预定标器8/9, 16/17, 32/33可编程输出功率电平电源电压3.0 V 到 3.6 V线串行接口模拟数字锁存器软硬件断电方式应用:无线的电话听筒（dect、换极开关、数据收录系统、）测试设备无线局域网共用天线电视设备 功能方块 图1摘要: ADF4360-1是一个完整地综合数字频率合成器和电压振荡器（压控振荡器）。且设计成一中心频率为2250MHZ.另外、可以双向选择,而且输出端的频率在1025兆赫和 1225兆赫之间。所有的控制由芯片内的3线接口控制,这个设计可以通过3.0V到3.6V的电源供电,当不用时可以自动断电.Abstract:The ADF4360-4 is a fully integrated integer-N synthesizer and voltage-controlled oscillator (VCO). The ADF4360-4 is designed for a center frequency of 1600 MHz. In addition, a divide-by-2 option is available, whereby the user gets an RF output of between 725 MHz and 875 MHz. Control of all the on-chip registers is through a simple 3-wire interface. The device operates with a power supply ranging from 3.0 V to 3.6 V and can be powered down when not in use. 技术要求AVDD = DVDD = VVCO = 3.3 V ± 10%; AGND = DGND = 0 V; TA = TMIN TMAX.表格1.参数B方案单位注释输入频率输入灵敏度输入电容输入电流10/2500.7/AVDD0 AVDD5.0±100MHz min/maxV p-p min/maxV maxpF maxµA maxf<10MH采用直流耦合CMOS兼容方波, 转换速率>21 V/µs直流电偶CMOS兼容鉴相器鉴相器频率28MHz max充电泵耗尽层沟源极3最大电流最小电流Rest取值范围漏泄电流ICP 3耗尽层与电流匹配ICP与 VCP关系ICP与温度关系2.50.3122.7/100.221.52mA mA knA % % % 最大RSET = 4.7 k1.25 V VCP 2.5 V1.25 V VCP 2.5 V逻辑输入高压输入低压输入输入电流IINH/IINL输入电容Cin1.50.6±13.0V minV maxµA maxpF max逻辑输出VOH输出为1电压IOH输出为1电流VOL输出为0电压DVDD 0.45000.4V minµA maxV maxCMOS输出选择IOL = 500 µA电源AVDDDVDDVVCOAIDD 4DIDD 4IVCO4,5IRFOUT 4睡眠状态43.0/3.6AVDDAVDD102.524.03.511.07V min/V maxmA mA mA mA µA ICORE = 15 mA.射频输出级可编程射频输出特性5VCO输出频率VCO灵敏度锁定时间6频率推移(开环)频率牵引(开环)第二谐波含量第三谐波含量输出功率5,7输出功率偏差VCO调谐范围2050/245050400615193713/4±31.25/2.50MHz min/maxMHz/V µsMHz/VkHz dBcdBcdBmdBV min/maxICORE = 15 mA内部最终频率10HZ在3分贝梯级锯台可编程,和谐负荷参见输出功率匹配一节噪声特性5合成器相位噪声电平8合成器固有噪声电平9频带内的相位噪声10,11RMS集成相位误差12PFD寄生信号11,13用MTLD信号做解锁电平111133141147172163147850.5665/48dBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/HzdBc/Hz度dBc/ dB 100kHZ载波电流偏移量1MHZ载波电流偏移量3MHZ载波电流偏移量10MHZ载波电流偏移量PFD25kHZPFD200kHZPFD8MHZ1kHZ载波电流偏移量100HZ100kHZ 1.工作温度范围 -40°C to +85°C 2.设计保证符合样值3.ICP内部参数使整个频率范围保持环路增益不变 4.TA = 25°C; AVDD = DVDD = VVCO = 3.3 V; P = 325.这些特征是为了保证VCO核心电流=15mA6.变频范围1.45G1.75G,PFD频率200kHZ,环路带宽10kHZ7.VVCO用50负载电阻8.VCO的噪声在开环下测量9.合成器固有噪声通过测量VCO带内的相位噪声输出功率减去20 log N (N为对频率的分频值)10.相位噪声符合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, 偏移频率=1kHZ11.fREFIN=10 MHz;fPFD =200kHz;N=8000;环B/W=10kHz12.fREFIN=10 MHz;fPFD=1MHz;N=1600;环B/W=25kHz13.寄生信号符合EVAL-adf4360-xEB1和HP8562E频谱分析仪, 频谱分析仪用来测量合成器输出, fREFOUT = 10 MHz时间特性曲线1AVDD = DVDD = VVCO = 3.3 V ± 10%; AGND = DGND = 0 V; TA = TMIN TMAX;逻辑电平使用3V和8V,其它另做说表格2.参数限制在TminTmax(B方案)单位试验条件/注释t1t2t3t4t5t6t720101025251020ns minns minns minns minns minns min ns minLE建立时间数据时钟建立时间数据时钟保持时间时钟高电平持续时间时钟低电平持续时间LE时钟建立时间LE脉冲宽度1、 设备上电采用推荐上电方案图2、时序特性图极限工作范围TA = 25°C, 其它另做说明表格3参数取值范围AVDD GND1AVDD DVDDVVCO GNDVVCO AVDD数字I/O口与地电位差模拟I/O口与地电位差REFIN与地电位差工作温度范围CSP JA热阻抗最高结温发光二极管焊接温度气相（60S）红外线（15S）0.3 V +3.9 V0.3 V +0。3 V0.3 V +3.9 V0.3 V +0.3V0.3V VDD+ 0.3 V0.3 V VDD + 0.3 V0.3 V VDD + 0.3 V150°C50°C/W88°C/W215°C220°C1、 GND = AGND = DGND = 0 V当芯片工作在高于以上所列的最大工作范围时将可能造成设备的损坏。这只是强度的范围；设备如需要工作在这些条件或其他高于所列条件下的情况没有列出。长时间处于最大范围条件下工作会影响设备的可靠性。这种设备是一种带有1kv ESD范围的高性能射频集成电路，并且是ESD敏感的。应该采取适当的保护措施来操作装配。晶体管计数12543（CMOS）和700（双极的）ESD注意ESD(静电释放)敏感装置。静电荷在人体和测试装置上积累到4000V并能毫无察觉的释放。虽然这种产品提供特有的ESD保护电路，但设备可能会受高静电能释放的影响而发生永久损坏。因此，适当的ESD预防可以避免性能的衰减或功能性的损坏。引脚配制和功能描述： 图形引脚配置目录管脚功能描述引脚号引脚说明说明1CPGND供电系统接地。是从地到供电系统的返回通通路。2AVDD模拟电源。从3.0V到3.6V的波动范围. 退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.3、8到11、12AGND模拟接地. 这是从地返回通路的预定标器和压控振荡器。4RFOUTA压控振荡输出.输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.5RFOUTB压控振荡额外输出. 输出级可从4 dBm到 13 dBm.输出信号的匹配是为了符合各种程度的信号输出.6VVCO压控振荡器的电源.范围从3.0V到3.6V. 退耦电容器要那模拟接地平面应该地方尽可能靠近这个管脚,且AVDD必须和DVDD.有一样的值.7VTUNE压控振荡器的输入控制端.这个电压决定于输出信号频率和来源于滤波器的芯片输出电压.12内部补偿脚. 这个管脚必须同接地的10nF电容器断开13RSET在此脚和CPGND之间联接一电阻.为当前合成器输出一电流.额定电压的电位在RSET端是0.6V它是跟ICP和 RSET有关. ICPMAX=11.75RSET 注: ICPMAX=2.5mA. RSET=4.7 k14CN内部补偿脚.这个脚必须用一个10uF的电容与VVCO隔开.15DGND数字地.16REFIN基准输入端. 这是一个输入电压值小于VDD/2直流电,输入电阻为100 k的CMOS输入端.参考图10.这个引脚.能够从TTL或CMOS晶体振荡器中得到激励源.17CLK串行时钟输入端. 这些时钟脉冲,被用于寄存器的数字时钟脉冲。在脉冲的上长升沿把数字信号送入到24位左移寄存器.这个输入是CMOS晶体管的高阻输入端.18DATA串行数据输入端. 这些数据对两块LSB的有效控制位来说是MSB的第一负载. 这个输入是CMOS晶体管的高阻输入端.19LE使能端.当使能端为高电平时,CMOS输入信号.这些输入的数据锁存在左移寄存器的四个计数器中的一个里.相应的锁存器选择相应的控制位.20MUXOUT多路调制器输出端允许检测从外部输入的射频频率,或者基准频率.21DVDD数字电源.范围从3.0 V 到 3.6 V. 退耦电容器到数字地的接点尽可能靠近这个管脚。DVDD 必须和AVDD.有一样的值.23CE芯片使能端。使芯片断电的低电平,能使电路进入三态模式.想使此脚成高电平，可以使此脚断电悬空。24CP电流输出端。当启动时，加一个Icp到外部环路波器中，依次驱动内部的压控振荡器。 典型动态特性曲线 图4、VCO开环相位噪声 图7、在2500MHZ的相位噪声Y轴为输出功率（DB），X轴为频偏（HZ） （200KHZ信道间隔），Y轴为输出功率（DB） 图5、VCO相位噪声、2250MHZ、 图8参考分支在2250MHZ PFD频率真200KHZ、环路带宽10KHZ， （信道间隔200KHZ、环路带宽10KHZY轴为输 出功率（DB），X轴为频偏(HZ) Y轴为输出功率（DB）图6、VCO相位噪声、1125MHZ， 图9、参考分支在2250MHZ 允许两次划分,PFD200KHZ,环路带宽 ( 信道间隔1MHZ、环路带宽25KHZ10KHZ,Y轴为输出功率（DB）,X轴为频偏(HZ) Y轴为输出功率（DB）电路说明参考输入部分参考输入部分在图10中给出。SW1和SW2是常闭开关。SW3是常开开关。当电源给电，SW3闭合，SW1和SW2断开。这样可以保证REFIN管脚断开。 图10、参考输入级图比例器（P/P+1）双模比例器（P/P+1）,在计数器A,B的输入下，允许有较大分频比例N（N=BP+A）.双模比例器工作在CML水平，从VCO口获得时钟并分割为可用频率给A和B计数器使用比例器为可编程的它基于一个同步4/5核心并可以用软件设定工作在8/9或16/17比例下尽管可以编程得到32/33的比例但在这里是不可用的当接近于输出频率时会得到一个最小比例值；这个最小值取决于比例系数P,并由（P方-P）给出A,B计数器A,B CMOS型计数器和双模比例器共同完成了较大分配比例的相同步逻辑反馈计数。计数器在比例器输出<=300MHz时工作。所以，当VCO的频率为2.5GHz时，比例系数应当选择16/17，而不能选择8/9。根据这个原理当VCO频率在700MHz以下时，系数为8/9是最好的选择。脉冲消隐功能A,B计数器和双模比例器所产生的频率由基带频率除以R得出，VCO频率等于下式fVCO = (P × B)+ A× f REFIN / Rfvco是压控振荡器的输出频率P是双模比例器比例系数（取8/9, 16/17等）B是13位计数器预设初值（取38191）A是5位计数器预设初值（取031）fVCO是唯一的外部参考振荡器频率 图11、A和B计数器R计数器14bitR计数器允许将输入基带频率分频为PFD的基准时钟频率。分频比的范围从1到16383。PFD和CHARGE PUMPPFD通过R计数器和N计数器的输入来提供一个比例信号输出，这个信号的相位和频率不同于输入。图12给出了个简单的例子。PFD中包含一个可编程延时器来控制反馈脉冲的宽度。这个脉冲保证了在PFD传送过程中不产生死区，并且可以减小最小相位噪声和参考误差。2bit的R计数器写入控制ABP2和ABP1共同决定了脉冲宽度。 图12、PFD原理图和时序图MUXOUT和LOCK DETECT对于ADF4360系列的多路复用输出允许用户在片内访问大量内部资源。MUXOUT的状态由M3,M2和M1的写入进行控制。由表7和图19表示MUXOUT的状态。锁定检测MUXOUT能够通过编程完成两种类型的锁定检测：数字的和模拟的。数字锁定检测是被激活的。当R计数器中的LDP写入被设定为0，数字锁定检测被设为高时，且当相位差错在3个连续相位检测周期中小于15ns时数字锁定检测被设定为高电平。在LDP设定为1时，5个连续周期中小于15ns的相位错误需要设定锁定检测。它将一直被置为高电平直到在后来的PD周期中检测出一个比25ns还要长的相位错误。N沟道开环模拟锁定检测时要外接一个10K欧的上拉电阻。但锁定被检测出时，输出将为高电平并伴随很窄的低点平脉冲。图13、muxout的电路输入端移位寄存器ADF4360系列数字部分包含一个24bit的输入转换寄存器，一个14bit的R计数器，和一个由5bitA计数器和一个13bitB计数器组成的18bitN计数器。数据在24bit转换寄存器的CLK信号上升沿被锁入其中。数据首先被存入MSB中。数据在LE的上升沿被转换寄存器转换为四个位置其中之一。而其最终位置决定于两个控制位C2和C1来决定。这些就是两个LSB，DB1和DB0。这些位的情况由表5的真值表给出。表六给出的是这些电路是如何被编程的。附注测试模式写入是用于出厂测试的，所以用户不能对此部分编程。表5、C2和C1的真值表控制位数据锁存器C2C100110101控制锁存器R控制N控制（A和B）测试方式锁存器压控振荡器VCO在ADF4360系列中VCO核心使用了8个交迭频带，如图14所示。在不需要很大的VCO敏感度和低相位噪声和刺激下覆盖了很宽的频率范围。正确的频带是通过频带选择逻辑在开机时或N计数电路被更新时自动设定的。在开机时的写入顺序是非常重要的。这个顺序是：1 R计数器电路 2 控制电路 3 N计数器电路。频带选择时需要占用5个PFD周期，VCO与输出的循环滤波器断开并与一个内部参考电平建立起联系。R计数器输出被频带选择逻辑用作时钟信号并且不能超过1MHz。在R计数器输入时一个可编程的除法器允许输入被1，2，4，8除并且被写入R计数器中的BSC1和BSC2控制。当需要PFD品率超过1MHz时，分频率应当设定的使设备有充足的时间完成频带选择。在频带选择之后，PLL工作恢复正常。Kv的值取决于使用的感应器的值。如果选择了2分频操作，其值也被除2处理。ADF4360系列包含了线性电路来减小产品Icp 和Kv的改变。对于VCO核心编程时对操作电流要进行如下四步：5mA,10mA,15mA和20mA。这个由控制部分中的PC1和PC2决定。 图14、ADF4360-1频率与VTUNE关系 Y轴为电压（V），X轴为频率（MHZ）输出电平ADF4360系列RFoutA和RFoutB管脚接在作为VCO缓存的NPN型差动放大电路的集电极，如图21所示。通过对控制部分PL1,PL2编程进而控制了差动边上的尾电流大小，使得用户可以在电能耗散和输出电能需要间进行优化。4个电流大小可以被设定为：3.5mA, 5mA, 7.5mA, 11mA。这些电流水平给出了他们输出电能水平分别为13 dBm, 10.5 dBm, 8dBm和6 dBm。分别使用一个50欧电阻并搭配一个50欧负载。作为选择，所有输出都能合成为1+1:1形式或是180度微波调制（参看输出匹配节）。如果输出是被独立使用的，在优化输出电平时还要考虑到并联电感的问题。ADF4360系列的另一个特性是RF输出的电流供应在数字锁定检测电路达到锁定标准之前一直都为关闭的。这个允许通过MTLD来进行控制。 图15、ADF4360-1输出级锁存器结构表6列出了ADF4360系列芯片内部三种锁存器，两个LSB控制对哪个锁存器编程。表6、锁存器结构 控制锁存器比例值断电2断电1电流调整2电流调整1输出电平静噪增益三态极性器极性MUXOUT控制复位功率电 平控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0P2P1PD2PD1CPI6CPI5CPI4CPI3CPI2CPI1PL2PL1MTLDCPGCPPDPM3M2M1CRPC2PC1C2(0)C1(0)N计数器分频选择二分频 C P增益13位B计数器储存5位A计数器控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divselDIV2CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5A4A3A2A1C1(1)C1(0)R计数器储存储存波 段选 择测试方式检测锁后沿脉冲宽度14位引用计数器控制位DB23DB22DB21DB20DB19DB18DB17DB16DB15DB14DB13DB12DB11DB10DB9DB8DB7DB6DB5DB4DB3DB2DB1DB0divselDIV2CPGB13B12B11B10B9B8B7B6B5B4B3B2B1RSVA5A4A3A2A1C1(1)C1(0)表7、控制锁存器表8、N计数器表9、R计数器开机开机顺序ADF4360-1开机的启动顺序为：1、R计数器2、控制锁存器3、N计数器初始化开机初始化开机提供了对AVDD, DVDD, VVCO和CE管脚电压值得编程。在初始化开机时，对于控制模块的变成和对N计数器编程之间必须留有空隙。这个空隙允许一个很短暂的动作使得ADF4360-1由开机状态转为稳定运行状态。在初始化开机过程中，一个对于控制写入操作开启了了模块并且一个VCO产生一个偏置电流。如果这些电流没能达到其稳态值得10%，并且N计数电路在之后又被编程，则VCO可能不会按照其预想的频率进行振荡，且使得频带选择逻辑无法正确选择频带并且ADF4360-1也不能完成锁定。如果插入了推荐的间隙并且N计数器模块被编程，那么频带选择选择逻辑将给出正确频带并且锁定在正确频率上。间隔持续的时间是由Cx脚的电容值所决定的。这个电容被用作减少ADF4360-1VCO口的封闭噪声。电容的推荐值为10F。当使用这个容值的电容时要保证在写入控制模块和写入N计数器模块内容之间存在一个>=5ms的间隔。如果需要更小的延迟，那么电容的容值可进一步减小。在这种使用条件下有可能产生一个微小的相位噪声，在表10中将给出更为详尽的描述。表10、电容CN与延迟和相位噪声的关系CN控制器与N计数器间隔开环相位噪声10KHZ偏移量10µF440 nF 5 ms 600 µs85 dBc84 dBc 图16、ADF4360-1开机时序图硬件开机/关机如果ADF4360-4通过硬件断电(使用CE脚)和供电到N位计数器断电期间都不会有任何改变.锁存时间在一固定频段.这个锁存时间根据这个CN端的电容值来定,10uF的电容的锁定时间小于5mS.使能端440nF的电容锁存时间小于660uS.软件开机/关机当这一部分被断电时,N位计数器的值不能改变.因为在它供电时不能锁定在一固定的频段里如果是这样的话.对于R计数器在供电后的正确的脉冲序列由锁存器和N位计数器控制.对于锁存器和N位计数器之间的时间间隔,由最初的电源脉冲决定.控制写入当(C2,C1)=(0,0)时控制写入被编程，表7对编程控制模块输入数据格式进行了说明。应使数据输入格式符合控制锁存器。比例值在ADF4360系列中，控制写入中的P2与P1决定了比例值。关闭DB21和DB20提供了通过编程的关闭模式。在编程控制的异步关机中，设备将在PD1位置1并且PD2位置0后立刻关闭。并且在这种关闭条件下，设备的关闭被充电激励电路所限制来以防产生频率跳变。当项PD1位写入1时关闭被准许，设备将在R计数器输出的第2个上升沿进入关闭过程，再此之后LE将成为高电平。当CE脚为低电平时，设备将立即忽略PD1和PD2的电平。当关闭被激活时，操作按以下顺序发生：·所有活动的直流通路被移去·R,N和时钟输出计数器被强制设定在读状态·充电激励电路被强制设定为第三种状态·数字锁定检测被复位·RF输出将变为高阻态·参考输入缓冲电路禁用·输入寄存器保持工作，并可进行读取或写入数据充电激励电路电流CPI3,CPI2,CPI1决定电流设定1CPI6,CPI5,CPI4决定电流设定2真值表在表7中给出输出电平PL1位和PL2位设定了VCO的输出点评真值表在表7中给出复合锁定检测控制写入的DB11是复合锁定检测位。当这个功能被允许使用后，保证RF输出只能在PLL被锁定的状态下才能变化。CP的获得DB10是控制写入中的充电激励获得位。当它被程序设定为1时，使用电流设定2。当它被程序设定为0时，则使用电流设定1。充电激励第三态这一位被置1时将充电激励设定为第三态。当置0时为正常操作。相位检测器极性ADF4360系列中PDP位用来表示相位检测器极性。当它被程序置1时使用片上VCO的被动循环滤波器或使用一个主动放大式滤波器。这一位也可以被置0，则代表需要使用一个主动间隔循环滤波器。MUXOUT控制片上多路复用器由M3,M2和M1控制。其真值表为表7所示。计数器复位DB4位是用作计数器复位的。当其置1时，计数器R,A,B都将被复位。在正常操作时，该位置0。核心电平PC1和PC2时用来设定VCO核心电平的。建议设定值为15mA。可参考真值表7N计数器写入表8提供了N计数器写入时的输入数据格式A计数器写入A5到A1定义5位A计数器。其使用范围为0(00000)到31(11111)保留位DB7是一个保留位，应当在程序中置0B计数器写入B13到B1定义了B计数器。其使用范围为3到8191全部分频范围全部分频范围由公式(P×B)+A)定义,P位比例系数值CP的获得DB21是N计数器写入中的充电激励获得位。当它被程序设定为1时，使用电流设定2。当它被程序设定为0时，则使用电流设定1。这一位也可通过控制写入的DB10来确定。无论是在操作写入或是N计数器写入时，位的操作值总是以最后一次写入为准。2分频DB22是2分频位。当被设定为1时，2分频功能被选中。当设定为0时，则为正常操作。2分频选择DB23是2分频选择位。当被置1时，2分频输出将作为比例输入。当被置0时，则用作基本的比例输入。举例来说，使用2分频特性并且PFD频率为200KHz, 用户需要N=12000以获得1.2GHz频率。当2分频选择位置高时，用户需保持N=6000。R计数器写入当(C2,C1)=(0,1)时R计数写入被编程。表格9表示了在进行R计数器写入时的输入数据格式。R计数器R1到R14定义分频比，其范围是从1到16383反馈脉冲宽度DB16和DB17定义了反馈脉冲宽度锁定检测精确度DB18位锁定检测精确度定义位。这一位设定了锁定状态下参考周期中小于15ns相位错误的个数。当LDP置1时，将使用5个周期；当LDP置0时，将使用3个周期。测试模式位DB19位测试模式位并且应当被置0。当TMB=0时，测试模式内容将被正常操作所忽略。注意：测试模式是用作出厂检测的所以用户不能自行定义。频带设定时钟这些位设定了频带选择逻辑所使用的时钟输入。R计数器的值为默认的时钟输入，但是当其值过高时，分频器能够转换R计数器输出为较小值，参见表9。保留位DB23和DB22是保留位，应当被程序置0。三种芯片的具体应用ADF4360-1的应用直接变换调制器:直接变换结构越来越频繁的使用于基本发站的发射机里.如图17所示ADI部分能够在工具中当成一个完整的系统。时钟脉冲的波形图说明AD9761 TxDAC能够用于AD8349。双积分器DACs的用途，正如AD9761在±0.02分贝和±0.004分贝范围内获得和偏移量匹配特性，而且从这些数据中获得最小的温度影响。本机振荡器是利用该ADF4360-1的工具。 该低通滤波器使用ADIsimPLL以便得到频率间隔为1MHZ和环路带宽25KHZ。AD8349里的LO通道能能减小 ADF4360-1 中RFOUTA a和 RFOUTB 差值，. 比单端LO驱动有更好的性能而且能消除来自单端LO输入中经常应用到平衡器之间的转换，以至于得到更多的来自于AD8349输入信号的差值。LO的典型参差均方相位噪声在这个工作状态下是1.09。 AD8349允许LO的激励电平从10毫分贝到毫分贝，在ADF4360-1中能够用软件置予LO最合适的电源，从各个输出允许获得的功率范围从-13dBm到-6dBm. 如图17所示，RF输出被设计要求能驱动一个50负载，且与这个负载 耦合。如果I和Q端是一个输入为2V的峰峰值，那么调幅调制器的输出功率应接近2dBm. 图17、直接变换调制器电路图固定频率本机振荡器 图18显示ADF4360-1使用固定频率2.2GHZ的本机振荡器,低通滤波器设计使用信道间隔8MHZ和开环带宽40KZ的ADIsimPLL。最高PFD频率为8MHZ，大的PFD频率允许用户使用小N使频带内的相位噪声尽可能小，-99dBC/HZ。40KZ频带宽度有利于更好的选择VCO的开环相位噪声是-99dBC/HZ,从而达到最小的累积噪声。LO在0.3°的典 型 残 差 均方相位噪声( 100HZ100KHZ ）。用16MHZ温度补偿晶体振荡器Fox产生基准频率，所以R为2是定值。考虑高频PFD对波段选择逻辑的影响，波段选择分频器是启动的，选择为分频，一负载电阻和隔直电容做输出级。 图18、固定频率LO连接电路ADF4360系列是单纯的SPI吗？兼容的串行口设计,CLK,数据和LE控制数据传送,当LE为高电平, 24位寄存器数据在时钟CLK上升沿到来时存入相应的锁存器(参见图2时序图和表5锁存器真值表)，允许的最高时钟频率是20MHZ，平均最高更新速度是833KHZ或者每一个更新时间为1.2s,超过了松簧时间在几百微秒的一般系统。ADuC812连接电路 图19为ADF4360系列和ADuC812之间的连接，因为ADuC812是以8051为核心的，它能与任何一种8051微型控制器电路建立连接，变频器与SPI主控方式连接时CPHA=0，I/O口接通驱动LE产生低电平。ADF4360系列的各锁存器需要的24位控制字由变频器分三次输出的，每次输出8位，当第三字节为写时，LE输入端将产生高电平结束信息传送。ADuC812的I/O端口通常用做关机控制（CE输入）和探测锁定（MUXOUT设置为探测锁定和输入通路查询端）。当工作在一帮模式，ADuC812最高运行频率为4MHZ，意思是输出频最大变化是166KHZ。 图19、ADuC812与ADF4360-x的连接ADSP-21xx连接电路 图20所示的是ADF4360系列与ADSP-21xx数字信号处理机的连接，ADF4360系列需要24位各锁存器控制字，最简单的方法是利用ADSP-21xx系列的交替缓冲传送方式，在准备传送一段串行数据以前产生一个中断。使用三个存储单元，存放24位字节，对24位锁存器8位存储器编程，记动交替缓冲传送方式写DSP传送寄存器，开始交替缓冲传送。 图20、 ADSP-21xx 与 ADF4360-x的连接PCB的设计和芯片封装芯片封装比例（CP-24）长方形。印刷电路板的封装导线长度为0.1mm，宽为0.05mm。导线必须居中保证焊接的最佳化。芯片的底部按比例封装散热片。印刷电路板必须大于板上的散热片。在印制板上，散热片与垫片内缘之间必须有0.25mm的间隔以避免短路。散热系统中的散热片能够改善印制板的封装性能。如果使用散热系统，必须将散热片上的变节距栅极合成一体。导线直径在0.3mm到0.33mm之间，将会镀上1盎司的铜在接口。用户将印制板的散热片和AGND连接。内接在AGND内。输出匹配ADF4360-7有许多方法与输出匹配达到最佳性能；最基本的是使用一50的电阻器VVCO。100pF的旁路电容串联，如图29所示。因为电阻器不是随频率而定，将提供一个好的宽带匹配。功率输出在这个电路中象征性的为0.5dBm，负荷50。 图21、简单的ADF4360-1输出级一个最佳解决方案是用一分路感应器到VVCO。给出了一个最佳匹配，更多的输出功率。另外，一级感应器后加直流旁路电容引起LC电路的共振。谐波振荡器输出大约为10dB附加的二次谐波。分路感应器需要一较高的值(>40 nH)。实践表明图30所示的电路提供一良好的和50 相接近的工作范围的ADF4360-7 (850 MHz to 950 MHz)。这个大