基于FPGA的E1、E2复合线路接口的设计与实现.doc

基于FPGA的E1、E2复合线路接口的设计与实现 全部作者： 李乐义 康宪洲 第1作者单位： 信息产业部电子第6研究所 论文摘要： 提出1种兼容E1、E2线路的通信接口的设计方法，以HDB3编解码模块为核心并辅之以相应的外围电路，以E1平衡线路与非平衡线路的阻抗匹配为设计重点，在Altera公司低成本FPGA器件上实现了核心模块。通过现场验证表明，该电路工作稳定、可靠，适用于多种场合的灵活应用并能显著降低应用成本。相关的性能指标如误码率等完全可以满足相关标准的要求。 关键词： 线路接口，FPGA，HDB3，E1，E2 (浏览全文) 发表日期： 2008年03月24日 同行评议： 该文研究的是基于FPGA设计实现E1、E2复合接口问题，工作主要体现在对数字锁相环DPLL和HDB3编、解码模块的设计上。文中给出了1个基于器件图元和VHDL源代码的设计，由于用图元实现DPLL和用VHDL实现HDB3编、解码的设计原理在1些教材或参考书上可找到，故难见该文设计的创新性。另外，该文缺少对编程设计思想的描述，同时也没有提供任何仿真数据或实物照片来证明其设计成功，就声称其设计可用是难于让人相信的。文中图2，图3不清晰需重新提供。鉴于上述情况，建议作者做出较大修改。 综合评价： 修改稿： 注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。