集成电路设计技术与工具 集成电路制造工艺.ppt

第3章集成电路制造工艺,集成电路设计与制造的主要流程框架,集成电路的设计过程：设计创意+仿真验证,设计业,制造业,芯片制造过程,AA,集成电路芯片的显微照片,集成电路的内部单元(俯视图),N沟道MOS晶体管,CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。,3.2 集成电路基础工艺,图形转换：光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：离子注入 退火扩散制膜：氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVD、MBEPVD：蒸发、溅射,图形转换：光刻,光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶负胶：分辨率差，适于加工线宽3m的线条,正胶：曝光后可溶负胶：曝光后不可溶,3.4 CMOS集成电路加工过程简介一、硅片制备二、前部工序,掩膜1：P阱光刻具体步骤如下：1生长二氧化硅：,2P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3去胶4掺杂：掺入B元素,掩膜2：光刻有源区淀积氮化硅光刻有源区场区氧化去除有源区氮化硅及二氧化硅生长栅氧淀积多晶硅,掩膜3：光刻多晶硅掩膜4：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶,掩膜5：N+区光刻 1、N+区光刻 2、离子注入P+3、去胶,掩膜6：光刻接触孔,掩膜7：光刻铝引线1、淀积铝 2、光刻铝,掩膜8：刻钝化孔中测打点,VLSI的隔离方法：1、局部氧化隔离（LOCOS）由于氧在氮化硅中扩散非常缓慢，当硅表面有一层氮化硅时，其覆盖部分的硅表面将很难生成氧化物；另外，氮本身氧化过程也非常缓慢。2、浅沟槽隔离（STI）0.25m工艺以下 隔离效果好，隔离间距，有利提高集成度,MOS工艺的自对准技术 自对准是一种在晶圆上用单个掩膜形成不同区域的多层结构技术，它消除了用多片掩膜所引起的对准误差。应用最广泛的例子之一：在多晶硅栅MOS工艺中，利用多晶硅栅极对栅氧化层的掩蔽作用，可以实现自对准的源极和漏极的离子注入。,三、后部封装（在另外厂房）（1）背面减薄（2）切片（3）粘片（4）压焊：金丝球焊（5）切筋（6）整形（7）塑封（8）沾锡：保证管脚的电学接触（9）老化（10）成测（11）打印、包装,