电气工程及其自动化毕业设计（论文）外文参考文献译文及原文.doc

广东工业大学华立学院 本科毕业设计（论文） 外文参考文献译文及原文系 部 机电工程学部 专 业 电气工程及其自动化 年 级 2008级 班级名称 08电气工程4班 学 号 学生姓名 指导教师 2012 年 6 月目 录外文文献译文1外文文献原文18外文文献译文AT89S52简介1功能特性描述AT89S52 是一种低功耗、高性 能CMOS8位微 控制器，具有8K 在系统可Flash 存储器。使用 Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品 指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规 编程器。在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程 Flash，使AT89S52 为众多嵌入式控 制应用系统提供高灵活、超有效的解决方案。AT89S52 具有以下标准功能：8k字节Flash，256 字节 RAM，32 位 I/O 口线，看门狗定时器，2个数据指针，三个16 位定时器/计数器，一个 6 向量 2 级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52 可降至 0Hz 静态逻辑操作，支持 2 种软件可选择节电模式。空闲模式下，CPU停止工作，允许 RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM 内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。 2主要性能 1、与 MCS-51 单片机产品兼容2、8K 字节在系统可编程 Flash 存储器3、1000 次擦写周期4、全静态操作：0Hz33Hz5、三级加密程序存储器6、32 个可编程 I/O 口线7、三个 16 位定时器/计数器8、八个中断源9、全双工 UART 串行通道10、低功耗空闲和掉电模式11、掉电后中断可唤醒12、看门狗定时器13、双数据指针14、掉电标识符3引脚功能描述VCC:电源 GND:地 P0口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0具有内部上拉电阻。 在flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 P1口：P1口是一个具有内部上拉电阻的8位双向I/O口，p1输出缓冲器能驱动4个TTL逻辑电平。对P1端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外， P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示，在flash编程和校验时，P1口接收低8位地址字节。引脚号第二功能P1.0T2（定时器/计数器T2的外部计数输入），时钟输出P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5MOSI（在系统编程用）P1.6MISO（在系统编程用）P1.7SCK（在系统编程用）P2口：P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。对P2端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 在访问外部程序存储或用16位地址读取外部数据存储器（例如执行MOVX DPTR）时，P2口送出高八位地址。在这种应用中，P2口使用很强的内部上拉发送1。在使用8位地址（如MOVX RI）访问外部数据存储器时， P2口输出P2锁存器的内容。在flash编程和校验时， P2口也接收高8位地址字节和一些控制信号。P3口：P3口是一个具有内部上拉电阻的8位双向I/O口，p2输出缓冲器能驱动4个TTL逻辑电平。对P3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。引脚号第二功能P3.0RXD（串行输入）P3.1TXD（串行输出）P3.2INT0(外部中断0)P3.3INT1(外部中断1)P3.4T0（定时器0外部输入）P3.5T1（定时器1外部输入）P3.6WR(外部数据存储器写选通)P3.7RD(外部数据存储器写选通)RST: 复位输入。晶振工作时，RST脚持续2个机器周期高电平将使单片机复位。看门狗计时完成后，RST脚输出96个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低8位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。 如果需要，通过将地址为8EH的SFR的第0位置 “1”，ALE操作将无效。这一位置 “1”，ALE仅在执行MOVX或MOVC指令时有效。否则，ALE将被微弱拉高。这个ALE使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。PSEN：外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。当AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。表 1 AT89S52 特殊寄存器映象及复位值： EA/VPP:访问外部程序存储器控制信号。为使能从0000H到FFFFH的外部程序存储器读取指令，EA必须接GND。为了执行内部程序指令，EA应该接VCC。 在flash编程期间，EA也接收12伏VPP电压。XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。XTAL2:振荡器反相放大器的输出端。4特殊功能寄存器特殊功能寄存器(SFR)的地址空间映象如表 1 所示。并不是所有的地址都被定义了。片上没有定义的地址是不能用的。读这些地址，一般将得到一个随机数据；写入的数据将会无效。用户不应该给这些未定义的地址写入数据“1”。由于这些寄存器在将来可能被赋予新 的功能，复位后，这些位都为“0”。 1）定时器2寄存器：寄存器 T2CON 和 T2MOD 包含定时器 2 的控制位和状态（如表 2和表 3 所示），寄存器对 RCAP2H 和 RCAP2L 是定时器 2 的捕捉/自动重载寄存器。 2）中断寄存器：各中断允许位在 IE 寄存器中，六个中断源的两个优先级也可在 IE 中设置。表 2 T2CON：定时器/计数器2控制寄存器符号功能TF2定时器 2 溢出标志位。必须软件清“0”。RCLK=1 或 TCLK=1 时，TF2不用置位。EXF2定时器 2 外部标志位。EXEN2=1时，T2EX 上的负跳变而出现捕捉或重载时，EXF2会被硬件置位。定时器2打开，EXF2=1 时，将引导 CPU执行定时器 2中断程序。EXF2 必须如见清“0”。在向下/向上技术模式（DCEN=1）下 EXF2 不能引起中断。RCLK串行口接收数据时钟标志位。若 RCLK=1，串 行口将使用定时器 2 溢出脉冲作为串行口工作模式 1 和 3 的串口接收时钟；RCLK0，将使用定时器 1 计数溢出作为串口接收时钟。TCLK串行口发送数据时钟标志位。若 TCLK=1，串行口将使用定时器 2 溢出脉冲作为串行口工作模式 1 和 3 的串口发送时钟；TCLK0，将使用定时器 1 计数溢出作为串口发送时钟。EXEN2定时器 2 外部允许标志位。当 EXEN2=1时，如果定时器 2 没有用作串行时钟，T2EX（P1.1）的负跳变见引起定时器 2 捕捉和重载。若 EXEN20，定时器 2 将视 T2EX 端的信号无效TR2开始/停止控制定时器 2。TR2=1，定时器 2 开始工作定时器 2 定时/计数选择标志位。0，定时； 1，外部事 件计数（下降沿触发）捕捉/重载选择标志位。当 EXEN2=1 时，1，T2EX 出现负脉冲，会引起捕捉操作；当定时器2溢出或 EXEN2=1 时 T2EX 出现负跳变，都会出现自动重载操作。0 将引起 T2EX的负脉冲。当RCKL=1或TCKL1 时，此标志位无效，定时器 2 溢出时，强制做自动重载操作。3）双数据指针寄存器：为了更有利于访问内部和外部数据存储器，系统提供了两路 16 位数据指针寄存器：位于 SFR 中 82H83H 的 DP0 和位于 84H85。特殊寄存器 AUXR1中 DPS0 选择 DP0；DPS=1 选择 DP1。用户应该在访问数据指针寄存器前先初始化DPS至合理的值。表 3a AUXR：辅助寄存器AUXR 地址：8EH 复位值：XXX00XX0B不可位寻址-WDIDLEDI SRTO-DISALE76543210- 预留扩展用DISALE ALE 使能标志位DISALE 操作方式0 ALE 以 1/6 晶振频率输出信号1 ALE 只有在执行 MOVX 或 MOVC 指令时激活DISRTO 复位输出标志位DISRTO0 看门狗（WDT）定时结束，Reset 输出高电平1 Reset 只有输入WDIDLE 空闲模式下 WDT 使能标志位WDIDLE0 空闲模式下，WDT 继续计数1 空闲模式下，WDT 停止计数掉电标志位：掉电标志位（POF）位于特殊寄存器PCON的第四位（PCON.4）。上电期间 POF 置“1”。POF可以软件控制使用与否，但不受复位影响。 5存储器结构MCS-51 器件有单独的程序存储器和数据存储器。外部程序存储器和数据存储器都可以64K寻址。 1）程序存储器：如果 EA 引脚接地，程序读取只从外部存储器开始。对于 89S52，如果 EA 接VCC，程序读写先从内部存储器（地址为 0000H1FFFH）开始，接着从外部寻址，寻址地址为：2000HFFFFH。 2）数据存储器：AT89S52 有 256 字节片内数据存储器。高128字节与特殊功能寄存器重叠。也就是说高128 字节与特殊功能寄存器有相同的地址，而物理上是分开的。当一条指令访问高于7FH的地址时，寻址方式决定CPU访问高 128 字节RAM 还是特殊功能寄存器空间。直接寻址方式访问特殊功能寄存器（SFR）。 例如，下面的直接寻址指令访问 0A0H（P2 口）存储单元 MOV 0A0H , #data 使用间接寻址方式访问高 128 字节 RAM。例 如，下面的间接寻址方式中，R0 内容为0A0H，访问的是地址 0A0H 的寄存器，而不是 P2 口（它的地址也是 0A0H）。 MOV R0 , #data 堆栈操作也是简介寻址方式。因此，高 128 字节数据 RAM 也可用于堆栈空间。6看门狗定时器WDT 是一种需要软件控制的复位方式。WDT 由 13 位计数器和特殊功能寄存器中的看门 狗定时器 复位存储 器（WDTRST） 构成。 WDT 在 默认情况下 无法工作 ；为了激 活WDT，户用必须往 WDTRST 寄存器（地址：0A6H）中依次写入 01EH 和 0E1H。当WDT 激活后，晶振工作，WDT 在每个机器周期都会增加。WDT 计时周期依赖于外部时钟频率。除了复位（硬件复位或 WDT 溢出复位），没有办法停止 WDT 工作。当 WDT溢出，它将驱动 RSR 引脚一个高个电平输出。 6.1 WDT 的使用为了激活 WDT，用户必须向 WDTRST 寄存器（地址为 0A6H 的 SFR）依次写入 0E1H和 0E1H。当 WDT 激活后，用户必须向 WDTRST 写入 01EH 和 0E1H 喂狗来避免 WDT溢出。当计数达到 8191(1FFFH)时，13 位计数器将会溢出，这将会复位器件。晶振正常工作、WDT 激活后，每一个机器周 期 WDT 都会增加。为了复位WDT，用户必须向WDTRST 写入01EH 和 0E1H（ WDTRST 是只读寄存器）。WDT 计数器不能读或写。当 WDT 计数器溢出时，将给 RST 引脚产生一个复位脉冲输出，这个复位脉冲持续 96个晶振周期（TOSC），其中TOSC=1/FOSC。为了很好地使用WDT，应该在一定时间内周期性写入那部分代码，以避免 WDT 复位。 6.2 掉电和空闲方式下的 WDT 在掉电模式下，晶振停止工作，这意味这 WDT 也停止了工作。在这种方式下，用户不必喂狗。有两种方式可以离开掉电模式：硬件复位或通过一个激活的外部中断。通过硬件复位退出掉电模式后，用户就应该给WDT 喂狗，就如同通常AT89S52 复位一样。通过中断退出掉电模式的情形有很大的不同。中断应持续拉低很长一段时间，使得晶振稳定。当中断拉高后，执行中断服务程序。为了防止 WDT 在中断保持低电平的时候复位器件，WDT 直到中断拉低后才开始工作。这就意味着 WDT 应该在中断服务程序中复位。 为了确保在离开掉电模式最初的几个状态 WDT 不被溢出，最好在进入掉电模式前就复位 WDT。 在进入待机模式前，特殊寄存器 AUXR 的 WDIDLE 位用来决定 WDT 是否继续计数。默认状态下，在待机模式下，WDIDLE0，WDT继续计数。为了防止 WDT 在待机模式下复位 AT89S52，用户应该建立一 个定时器，定时离开待机 模式，喂狗，再重新进入待机模式。 7 UART 在 AT89S52 中，UART 的操作与 AT89C51 和 AT89C52 一样。为了获得更深入的关于UART 的信息 ， 可参考ATMEL 网站（ http:/www. atmel.co m）。 从 这 个 主 页，选 择 “ Pro ducts ”，然 后 选 择 “ 8051-Architech Flash Micr ocontro ller ”，再 选 择 “ Product Overview”即可。 8 定时器0和定时器 1在 AT89S52 中，定时器 0 和定时器 1 的操作与 AT89C51 和 AT89C52 一样。为了获得更深入的关于 UART 的信息，可参考 ATMEL 网站（http:/www.atmel.co m）。从这个主页，选择“Products”，然后选择“8051-Architech Flash Microco ntroller”，再选择“Product Overview”即可。 9 定时器 2定时器 2 是一个 16 位定时/计数器，它既可以 做定时器，又可以做事件计数器。其工作方式由特殊寄存器 T2CON 中的 C/T2 位选择（如表 2 所示）。定时器 2 有三种工作模式：捕捉方式、自动重载（向下或向上计数）和波特率发生器。如表 3 所示，工作模式由T2CON 中的相关位选择。定时器 2 有 2 个 8 位寄存器：TH2 和 TL2。在定时工作方式中，每个机器周期，TL2 寄存器都会加 1。由于一个机器周期由 12 个晶振周期构成，因此，计数频率就是晶振频率的 1/12。表 3 定时器 2 工作模式RCLK+TCLKCP/RL2TR2MODE00116 位自动重载01116 位捕捉1×1波特率发生器××0（不用）在计数工作方式下，寄存器在相关外部输入角 T2 发生 1 至 0 的下降沿时增加 1。在这种方式下，每个机器周期的 S5P2 期间采样外部输入。一个机器周期采样到高电平，而下一个周期采样到低电平，计数器将加 1。在检测到跳变的这个周期的 S3P1 期间，新的计数值出现在寄存器中。因为识别 10 的跳变需要 2 个机器周期（24 个晶振周期），所以，最 大的计数频率不高于晶振频 率的 1/24。为了确保给定 的电平在改变前采样到一次，电平应该至少在一个完整的机器周期内保持不变。9.1捕捉方式在捕捉模式下，通过 T2CON 中 的 EXEN2 来选择两种方式。如果 EXEN2=0，定时器 2时一个 16 位定时/计数器，溢出时，对 T2CON 的 TF2 标志置位，TF2 引起中断。如果EXEN2=1，定时器 2 做相同的操作。除上述功能外，外部输入 T2EX引脚（P1.1）1 至0 的下跳变也会使得 TH2 和 TL2 中的值分别捕捉到 RCAP2H 和 RCAP2L 中。除此之外， T2EX 的跳变会引起 T2CON 中的 EXF2 置位。像 TF2 一样，T2EX 也会引起中断。捕捉模式如图 5 所示。 图 5 定时器的捕捉模式9.2自 动重载 当定时器 2 工作于 16 位自动重载模式，可对其编程实现向上计数或向下计数。这一功能可以通过特殊寄存器 T2MOD（见表 4）中的 DCEN（向下计数允许位）来实现。通过复位，DCEN 被置为 0，因此，定时器 2 默认为向上计数。DCEN 设置后，定时器 2就可以取决于 T2EX 向上、向下计数。 如图 6 所示，DCEN=0 时，定时器 2 自动计数。通过 T2CON 中的 EXEN2 位可以选择两种方式。如果 EXEN2=0，定时器 2 计数，计到 0FFFFH 后置 位 TF2 溢出标志。计数溢出也使得定时器寄存器重新从 RCAP2H 和 RCAP2L 中加载 16 位值。定时器工作于捕捉模式，RCAP2 H 和 RCAP2 L 的值可以由软件预设。如果 EXEN2=1，计数溢出或在外部 T2EX（P1.1）引脚上的 1 到 0 的下跳变都会触发 16 位重载。这个跳变也置 位 EXF2中断标志位。 如图 6 所示，置位 DCEN，允许定时器 2 向上或向下计数。在这种模式下，T2EX 引脚控制着计数的方向。T2EX 上的一个逻辑 1 使得 定时器 2 向上计数。定时器计到 0FFFFH溢出，并置位 TF2 。定时器的溢出也使得 RCAP2H 和 RCAP2L 中的 16 位值分别加载到定时器存储器 TH2 和 TL2 中。 T2EX 上的一个逻辑 0 使得定时器 2 向下计数。当 TH2 和 TL2 分别等于 RCAP2H 和RCAP2L 中的值的时候，计数器下溢。计数器下溢，置位 TF2，并将 0FFFFH 加载到定时器存储器中。 定时器 2 上溢或下溢，外部中断标志位 EXF2 被锁死。在这种工作模式下，EXF2 不能触发中断。 图 6 定时器 2 重载模式（DCEN=0）表 4 T2MOD-定时器 2 控制寄存器符号功能无定义，预留扩展T2OE定时器2输出允许位DCEN置1后，定时器2可配置成向上/向下计数图 7 定时器 2 自动重载（DCEN=1）图 8 定时器 2 波特率发生器模式9.3波特率发生器通过设置 T2CON（见表 2）中的 TCLK 或 RCLK 可选择定时器 2 作为波特率发生器。如果定时器 2 作为发送或接收波特率发生器，定时器 1 可用作它用，发送和接收的波特率可以不同。如图 8 所示，设置 RCLK 和（或 ）TCLK 可以使定时器 2 工作于波特率产生模式。 波特率产生工作模式与自动重载模式相似，因此，TH2 的翻转使得定时器 2 寄存器重载被软件预置 16 位值的 RCAP2H 和 RCAP2L 中的值。模式 1 和模式 3 的波特率由定时器 2 溢出速率决定。定 时器 可设 置成 定时 器， 也可 为计 数 器。在 多 数应 用情 况下 ，一 般配 置成 定时方式（CP/T2=0）。定时器 2 用于定时器操作与波特率发生器有所不同，它在每一机器周期（1/12 晶振周期）都会增加；然而，作为波特率发生器，它在每一机器状态（1/2 晶振周期）都会增加。 定时器 2 作为波特率发生器，如图 8 所示。图中仅仅在 T2CON 中 RCLK 或 TCLK1才有效。特别强调，TH2 的翻转并不置位 TF2，也不产生中断； EXEN2 置位后，T2EX引脚上 10 的下跳变不会使（RCAP2H，RCAP2L）重载到（TH2，TL2）中。因此，定时器 2 作为波特率发生器，T2EX 也还可以作为一个额外的外部中断。定时器 2 处于波特率产生模式，TR2=1，定时器 2 正常工作。TH2 或 TL2 不应该读写。在这种模式下，定时器在每一状态都会增加，读或写就不会准确。寄存器 RCAP2 可以读，但不能写，因为写可能和重载交迭，造成写 和重载错误。在读写定时器 2 或 RCAP2寄存器时，应该关闭定时器（TR2 清 0）。 10 可编程时钟输出 如图 9 所示，可以通过编程在 P1.0 引脚输出一个占空比为 50%的时钟信号。这个引脚除了常规的 I/O 角外，还有两种可选择功能。它可以通过编程作为定时器/计数器 2 的外部时钟输入或占空比为50%的时钟输出。当工作频率为 16MHZ 时，时钟输出频率范围为61HZ到4HZ。 为了把定时器 2 配置成时钟发生器，位 C/T2（T2CON.1）必须清 0，位 T2OE（T2MOD.1）必须置 1。位 TR2（T2CON.2）启动、停止定时器。时钟输出频率取决于晶振频率和定时器 2 捕捉寄存器（RCAP2H，RCAP2L）的重载值。在时钟输出模式下，定时器 2 不会产生中断，这和定时器 2 用作波特率发生器一样。定时器 2 也可以同时用作波特率发生器和时钟产生。不过，波特率和输出时钟频率相互并不独立，它们都依赖于 RCAP2H 和 RCAP2L。图 9 定时器 2 时钟输出模式11 中 断 AT89S52 有 6 个中断源：两个外部中断（INT0 和 INT1），三个定时中断（定时器 0、1、2）和一个串行中断。这些中断如图 10 所示：每个中断源都可以通过置位或清除特殊寄存器 IE 中的相关中断允许控制位分别使得中断源有效或无效。IE 还包括一个中断允许总控制位 EA，它能一次禁止所有中断。如表 5 所示，IE.6 位是不可用的。对于 AT89S52，IE.5 位也是不能用的。用户软件不应给这些位写 1。它们为 AT89 系列新产品预留。定时器 2 可以被寄存器 T2CON 中的 TF2 和 EXF2 的或逻辑触发。程序进入中断服务后，这些标志位都可以由硬件清 0。实际上，中断服务程序必须判定是否是 TF2 或 EXF2 激活中断，标志位也必须由软件清 0。 定时器 0 和定时器 1 标志位 TF0 和 TF1 在计数 溢出的那个周期的 S5P2 被置位。它们的值一直到下一个周期被电路捕捉下来。然而，定时器 2 的标志位 TF2 在计数溢出的那个周期的 S2P2 被置位，在同一个周期被电路捕捉下来。表 4 中断允许控制寄存器（IE）EA-ET2ESET1EX1ET0EX0中断允许控制位=1，允许中断；中断允许控制位=0，禁止中断。图 10 中断源12 晶振特性 如图 10 所示，AT89S52 单片机有一个用于构 成内部振荡器的反相放大器，XTAL1 和XTAL2 分别是放大器的输入、输出端。石英 晶体和陶瓷谐振器都可以用来一起构成自激振荡器。从外部时钟源驱动器件的话，XTAL2 可以不接，而从 XTAL1 接入，如图12 所示。由于外部时钟信号经过二分频触发后作为外部时钟电路输入的，所以对外部时钟信号的占空比没有其它要求，最长低电平持续时间和最少高电平持续时间等还是要符合要求的。图 11 内部振荡电路连接图 图 12 外部振荡电路连接图 石英晶振 C1,C2=30PF±10PF 陶瓷谐振器 C1,C2=40PF±10PF 12.1空闲模式在空闲工作模式下，CPU处于睡眠状态，而所有片上外部设备保持激活状态。这种状态可以通过软件产生。在这种状态下，片上 RAM 和特殊功能寄存器的内容保持不变。空闲模式可以被任一个中断或硬件复位终止。由硬件复位终止空闲模式只需两个机器周期有效复位信号，在这种情况下，片上硬件禁止访问内部 RAM，而可以访问端口引脚。空闲模式被硬件复位终止后，为了防止预想不到的写端 口，激活空闲模式的那一条指令的下一条 指令不应该是 写端口或外部存储器。 12.2掉电模式在掉电模式下，晶振停止工作，激活掉电模式的指令是最后一条执行指令。片上 RAM和特殊功能寄存器保持原值，直到掉电模式终止。掉电模式可以通过硬件复位和外部中断退出。复位重新定义了SFR 的值，但不改变片上 RAM 的值。在 VCC 未恢复到正常工作电压时，硬件复位不能无效，并且应保持足够长的时间以使晶振重新工作和初始化。表 6 空闲模式和掉电模式下的外部引脚状态模式程序存储器ALEPSENPORTOPORT1PORT2PORT3空闲内部11数据数据数据数据空闲外部11浮空数据地址数据掉电内部00数据数据数据数据掉电外部00浮空数据数据数据13 程序存储器的加密位AT89S52 有三个加密位不可编程（U）和可编程获得下表所示的功能。表 7 加密位保护模式加密位 1（LB1）编程后，EA 引脚的逻辑值 被采样，并在复位期间锁存。如果器件复位，而没有 复位，将锁 存一个随机值 ，直到复位为止 。为了器件功 能正常，锁存 到的EA 值必须和这个引脚的当前逻辑电平一致。 14 Flash 编程并行模式AT89S52 带有用作编程的片上 Flash 存储器阵列。编程接口需要一个高电压（12V）编程使能信号，并且兼容常规的第三方* 原文：third-party，不知道对不对）Flash 或 EPROM编程器。AT89S52 程序存储阵列采用字节式编程。14.1 编程方法对 AT89S52 编程之前，需根据 Flash 编程模式表和图 13、图 14 对地址、数据和控制信号设置。可采用下列步骤对AT89S52 编程：1、在地址线上输入编程单元地址信号2、在数据线上输入正确的数据3、激活相应的控制信号4、把 EA/Vpp 升至 12V5、每给 Flash 写入一个字节或程序加密位时，都要给 ALE/PROG 一次脉冲。字节写周期时自身定制的，典型值仅仅50us。改变地址、数据重复第 1 步到第 5 步，知道全部文件结束。14.2 Data PollingAT89S52 用 Data Polling 作为一个字节写周期结束的标志特征。外文文献原文The Description of AT89S521 DescriptionThe AT89S52 is a low-power, high-performance CMOS 8-bit microcontroller with 8K bytes of in-system programmable Flash memory. The device is manufactured using Atmels high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with in-system programmable Flash on a monolithic chip, the Atmel AT89S52 is a powerful microcontroller which provides a highly-flexible and cost-effective solution to many embedded control applications.The AT89S52 provides the following standard features: 8K bytes of Flash, 256 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S52 is designed with static logic for operation down to zero frequency and supports two software selec table power saving modes . The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.2 Features1、Compatible with MCS-51 Products2、8K Bytes of In-System Programmable (ISP) Flash Memory3、Endurance: 1000 Write/Erase Cycles4、0V to 5.5V Operating Range5、Fully Static Operation: 0 Hz to 33 MHz6、Three-level Program Memory Lock7、256 x 8-bit Internal RAM8、32 Programmable I/O Lines9、Three 16-bit Timer/Counters10、Eight Interrupt Sources11、Full Duplex UART Serial Channel12、Low-power Idle and Power-down Modes13、Interrupt Recovery from Power-down Mode14、Watchdog Timer15、Dual Data Pointer16、Power-off Flag3 Pin DescriptionVCC：Supply voltage.GND：Ground.Port 0：Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.Port 0 can also be configured to be the multiplexed low-order address /d ata bus during accesses to ext- ernal program and data memory . In this mode, P0 has internal pullups.Port 0 also receives the code by tes during Flash programming and outputs the code bytes during program verification. E x ter nal pullups are required during program verification. Port 1：Port1 is an 8-bit bidirectional I/O port with internal pullups.The Port 1 output buffers can sink/sourc e four TTL inputs.When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs,Port 1 pins that are externally being pulled low will sourcecurrent (IIL) because of the internal pullups. In addition, P1. 0 and P1.1 can be c onfigured to be the timer/counter 2 external count input