电子技术及其应用基础数字电路系统分析教学课件PPT.ppt
2023/1/30,电子系 骆丽,5-1,第5章 数字电路系统分析,5-1、基本分析概念 5-2、组合逻辑系统分析5-3、同步时序逻辑系统分析5-4、异步时序逻辑系统分析,2023/1/30,电子系 骆丽,5-2,5-1-1、分析目标及分析模型5-1-2、分析技术 5-1-3、仿真分析的概念,5-1、基本分析概念,5,2023/1/30,电子系 骆丽,5-3,建立逻辑系统的物理和数学模型分析行为和参数特性,5-1-1、分析目标及分析模型,5-1,分析起点,目标,过程,(1)逻辑模型提供数字电路系统逻辑结构和特征(2)物理模型实现逻辑系统的数字电路(3)参数模型从逻辑模型和物理模型分析的结果中提炼出来的基本参数.,F=ABC,2023/1/30,电子系 骆丽,5-4,(1)建模技术 根据物理模型建立逻辑和参数模型(2)电路分析技术 分析电气特性对逻辑行为特性的影响(3)逻辑分析技术 分析逻辑模型，总结逻辑行为特性和时间相关特性,5-1-2、分析技术 1、分类,5-1,2023/1/30,电子系 骆丽,5-5,(1)电气特性分析 影响时间特性 影响输出的逻辑电平要求:上升时间和下降时间之和小于信号的有效宽度 电平满足标准逻辑电平,2、电路分析技术,5-1,5-1-2、分析技术,例5-1-2,例5-1-1,高电平,低电平,上升时间,10%,90%,2023/1/30,电子系 骆丽,5-6,(2)逻辑行为特性分析 建立逻辑模型(3)物理模型化简 简化电路结构和参数,2、电路分析技术,5-1,5-1-3、分析技术,D=(TH+TL)/2,例5-1-3,简化结构,简化参数,2023/1/30,电子系 骆丽,5-7,(1)逻辑结构分析 前向或反馈 组合或时序,3、逻辑分析技术,5-1,5-1-3、分析技术,举例:,7411,2023/1/30,电子系 骆丽,5-8,(2)逻辑行为分析 写出逻辑模型,如逻辑表达式、状态方程、状态图等,3、逻辑分析技术,5-1,5-1-3、分析技术,举例:,真值表,(1)这是一个组合逻辑电路(2)实现对输入信号的译码功能,逻辑表达式,逻辑图,2023/1/30,电子系 骆丽,5-9,(3)时间参数分析 分析数字电路和结构中的延迟 分析毛刺问题(竞争和冒险),3、逻辑分析技术,5-1,5-1-3、分析技术,举例:,延迟差=最大延迟-最小延迟=2,最大延迟：3最小延迟：,例5-1-4,2023/1/30,电子系 骆丽,5-10,(4)逻辑模型化简,3、逻辑分析技术,5-1,5-1-3、分析技术,举例:,2023/1/30,电子系 骆丽,5-11,5-1-4、仿真分析的概念,5-1,1、仿真模型的分类,利用EDA工具中的模型进行逻辑分析，如电路图、真值表和状态图。,物理模型仿真布局模型 逻辑模型仿真高级模型,2、仿真中的元素,EDA基本逻辑门和MSI器件 用户建立的功能模块,例5-1-6,例5-1-5,2023/1/30,电子系 骆丽,5-12,5-2、组合逻辑系统分析,5,5-2-1、基本概念5-2-2、基本功能模块5-2-3、含功能模块的组合逻辑行为分析5-2-4、时间特性分析,2023/1/30,电子系 骆丽,5-13,5-2-1、基本概念,1、结构分析2、逻辑行为分析 建立逻辑模型 分析逻辑行为3、时间特性分析 分析毛刺问题,例5-2-2,5-2,例5-2-3,例5-2-1,2023/1/30,电子系 骆丽,5-14,5-2-2、基本功能模块,1、加法器 2、算术运算单元ALU3、编码器4、译码器5、比较器6、数据选择器7、数据分配器 8、其他 奇偶校验发生器/检查器 函数发生器,5-2,2023/1/30,电子系 骆丽,5-15,1、加法器,5-2,(1)1位加法器,半加器,全加器,2023/1/30,电子系 骆丽,5-16,1、加法器,5-2,(2)多位并行加法器,级联加法器,超前进位加法器,2023/1/30,电子系 骆丽,5-17,1、加法器,5-2,(3)常用MSI加法器,1位加法器,4位并行加法器,B3,Y3,VCC,Y0,A1,B1,Y1,A0,B0,C0,74283,1,14,A3,Y2,A2,B2,C4,GND,8,9,B0,A0,B3,B2,A2,Y2,A3,VCC,Y1,B1,7483,1,14,GND,C0,C4,Y3,Y0,A1,8,9,(a)逻辑符号,(b)引脚图,例5-2-4,2023/1/30,电子系 骆丽,5-18,2、算术运算单元ALU,5-2,(a)逻辑符号,(b)引脚图,例5-2-5,2023/1/30,电子系 骆丽,5-19,3、编码器,5-2,(1)十-二进制编码器,举例:一个4线-2线编码器,逻辑符号,2023/1/30,电子系 骆丽,5-20,3、编码器,5-2,(2)十-二进制优先编码器,举例:一个 8线-3线优先编码器,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-21,3、编码器,5-2,(3)十进制-BCD优先编码器,举例:一个十进制-BCD优先编码器,例5-2-6,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-22,4、译码器,5-2,(1)二-十进制译码器,举例:一个双 2线-4线译码器,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-23,4、译码器,5-2,(2)BCD-十进制译码器(4线-10线译码器),(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-24,4、译码器,5-2,(3)BCD-7段数码译码器,(a)逻辑符号,(b)引脚图,共阴,共阳,2023/1/30,电子系 骆丽,5-25,4、译码器,5-2,(3)BCD-7段数码译码器,灭灯灭零灯测试,例5-2-7,逻辑符号,2023/1/30,电子系 骆丽,5-26,5、比较器,5-2,(1)1位比较器,2023/1/30,电子系 骆丽,5-27,5、比较器,5-2,(2)多位比较器,举例:一个4位比较器7485,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-28,6、数据选择器,5-2,举例:一个双4选1数据选择器 74153,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-29,6、数据选择器,5-2,举例:一个8选1数据选择器74151,例5-2-8,(a)逻辑符号,(b)引脚图,2023/1/30,电子系 骆丽,5-30,7、数据分配器,5-2,举例:一个2线-4线数据分配器,输入,输出,G,B,A,Y,3,Y,2,Y,1,Y,0,1,d,d,1,1,1,1,0,0,0,1,1,1,0,0,0,1,1,1,0,1,0,1,0,1,0,1,1,0,1,1,0,1,1,1,2023/1/30,电子系 骆丽,5-31,8、其他,5-2,举例:一个 9位奇偶校验发生器 74180,(1)奇偶校验发生器/检查器,逻辑符号,2023/1/30,电子系 骆丽,5-32,8、其他,5-2,可以用译码器或编码器来实现,(2)函数发生器,举例1:,2023/1/30,电子系 骆丽,5-33,8、其他,5-2,举例2:,可以用译码器或编码器来实现,(2)函数发生器,2023/1/30,电子系 骆丽,5-34,1、加法器的应用 2、编码器的应用 3、译码器的应用 4、比较器的应用 5、数据选择器的应用,5-2,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-35,1、加法器的应用,5-2,(1)加法器的扩展 级联加法器,74LS283,5-2-3、含功能模块的组合逻辑行为分析,A+B=Y,2023/1/30,电子系 骆丽,5-36,1、加法器的应用,5-2,(2)加法器的扩展 超前进位加法器,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-37,1、加法器的应用,5-2,(2)减法器,74LS283,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-38,2、编码器的应用,5-2,74LS148,编码器的扩展,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-39,2、编码器的应用,5-2,5-2-3、含功能模块的组合逻辑行为分析,编码器的扩展,2023/1/30,电子系 骆丽,5-40,3、译码器的应用,5-2,74LS138,(1)译码器的扩展,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-41,3、译码器的应用,5-2,74LS138的功能表,5-2-3、含功能模块的组合逻辑行为分析,(1)译码器的扩展,2023/1/30,电子系 骆丽,5-42,3、译码器的应用,5-2,5-2-3、含功能模块的组合逻辑行为分析,(1)译码器的扩展,2023/1/30,电子系 骆丽,5-43,3、译码器的应用,5-2,(2)地址译码器,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-44,4、比较器的应用,5-2,比较器的扩展,FAB,VCC,FA=B,FAB,3,COMP,=,PQ,P=Q,PQ,2,1,0,3,2,1,0,P,Q,3,COMP,=,PQ,P=Q,PQ,2,1,0,3,2,1,0,P,Q,A0,A1,B0,B1,I,II,74LS85,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-45,5、数据选择器的应用,5-2,(1)数据选择器的扩展,74LS153,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-46,5、数据选择器的应用,5-2,(2)函数发生器,74LS151,5-2-3、含功能模块的组合逻辑行为分析,2023/1/30,电子系 骆丽,5-47,5-3、同步时序逻辑系统分析,统一的时钟 次态由时钟、激励和现态共同决定 状态转换稳定,5,5-3-1、基本概念5-3-2、基本功能模块5-3-3、含功能模块的同步时序逻辑行为分析5-3-4、时间特性分析,2023/1/30,电子系 骆丽,5-48,5-3-1、基本概念,例5-3-1,5-3,例5-3-2,例5-3-3,1、结构分析2、逻辑行为分析 建立逻辑模型 电路图逻辑图 逻辑图方程（输出、状态、激励方程）方程功能表 功能表状态表和状态图 分析逻辑行为3、时间特性分析 分析毛刺问题,2023/1/30,电子系 骆丽,5-49,例5-3-1 同步时序逻辑行为分析,Z=XQ,1）建立逻辑模型,逻辑图 方程,Qn+1=D=Yn,5-3,输出方程:激励方程:状态方程:,2023/1/30,电子系 骆丽,5-50,例5-3-1 同步时序逻辑行为分析,1）建立逻辑模型,功能表,Z=XQ,5-3,2023/1/30,电子系 骆丽,5-51,例5-3-1 同步时序逻辑行为分析,1）建立逻辑模型,状态表和状态图,5-3,X/Zn,2023/1/30,电子系 骆丽,5-52,例5-3-1 同步时序逻辑行为分析,5-3,X/Zn,1）建立逻辑模型,时序图,2023/1/30,电子系 骆丽,5-53,例5-3-1 同步时序逻辑行为分析,2）分析逻辑行为,X=0，系统处于保持状态，输出为0。X=1，系统在时钟控制下在状态A和B之间转换，其输出在0和1之间变化。,5-3,这是一个1位的同步二进制计数器,X/Zn,2023/1/30,电子系 骆丽,5-54,例5-3-2 同步时序逻辑行为分析,输出方程:Q=Q2,激励方程:,1）建立逻辑模型,逻辑图 方程,5-3,状态方程:Qin+1=Si+RiQin,Q0n+1=DL,Q1n+1=Q0n,Q2n+1=Q1n,2023/1/30,电子系 骆丽,5-55,例5-3-2 同步时序逻辑行为分析,1）建立逻辑模型,功能表,Q=Q2,5-3,Q0n+1=DL,Q1n+1=Q0n,Q2n+1=Q1n,2023/1/30,电子系 骆丽,5-56,例5-3-2 同步时序逻辑行为分析,1）建立逻辑模型,状态表和状态图,5-3,Q0n+1Q1n+1Q2n+1/Qn,2023/1/30,电子系 骆丽,5-57,例5-3-2 同步时序逻辑行为分析,1）建立逻辑模型,状态表和状态图,5-3,Q0n+1Q1n+1Q2n+1/Qn,2023/1/30,电子系 骆丽,5-58,例5-3-2 同步时序逻辑行为分析,1）建立逻辑模型,时序图,5-3,2023/1/30,电子系 骆丽,5-59,例5-3-2 同步时序逻辑行为分析,2）分析逻辑行为,这是一个3位的串入/串出移位寄存器。,5-3,2023/1/30,电子系 骆丽,5-60,例5-3-3 时间特性分析,5-3,Z=XQ,2023/1/30,电子系 骆丽,5-61,5-3-2、基本功能模块,1、寄存器 2、移位寄存器 串入/串出 串入/并出 并入/串出 并入/并出 双向3、计数器,5-3,2023/1/30,电子系 骆丽,5-62,1、寄存器,电平控制寄存器 边沿控制寄存器,输入使能寄存器 输出使能寄存器 输入/输出使能寄存器,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-63,1、寄存器,5-3,(1)电平控制寄存器,输入,输出,OE,LE,D,Q,0,1,0,0,0,1,1,1,0,0,d,Q,n,1,d,d,Z,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-64,1、寄存器,5-3,5-3-2、基本功能模块,5-3,(2)边沿控制寄存器,2023/1/30,电子系 骆丽,5-65,寄存器实例,试分析下面电路的功能。,这是一个4位的寄存器 是边沿触发的寄存器 具有三态输出 这是一个4位的具有三态输出的边沿触发控制寄存器。,5-3,2023/1/30,电子系 骆丽,5-66,2、移位寄存器,5-3,左移寄存器,右移寄存器,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-67,2、移位寄存器,5-3,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-68,移位寄存器实例,试分析下面电路的功能。,4位串入/串出移位寄存器 是边沿触发的移位寄存器 这是一个4位的边沿触发控制串入/串出移位寄存器。,5-3,2023/1/30,电子系 骆丽,5-69,3、计数器,5-3,同步计数器 异步计数器 加计数器 减计数器 基本计数器 移位寄存器构成的计数器,边沿触发 并行输出,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-70,3、计数器,5-3,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-71,3、计数器,5-3,5-3-2、基本功能模块,5-3,2023/1/30,电子系 骆丽,5-72,计数器实例,试分析下面电路的功能。,3）画出状态图,5-3,2023/1/30,电子系 骆丽,5-73,计数器实例,试分析下面电路的功能。,4）分析逻辑行为,如果RD=0,Q3 Q2 Q1 Q0=0,清除 如果RD=1,CP=,计数 如果RD=1,CP,保持 如果Q3 Q2 Q1 Q0=1111,Z=1 如果Q3 Q2 Q1 Q0 1111,Z=0这是一个模16的同步计数器,5-3,2023/1/30,电子系 骆丽,5-74,计数器实例,试分析下面电路的功能。,CP,1）建立逻辑模型,逻辑图 方程,激励方程:,5-3,2023/1/30,电子系 骆丽,5-75,计数器实例,试分析下面电路的功能。,Qin+1=JiQin+KiQin,5-3,2023/1/30,电子系 骆丽,5-76,计数器实例,试分析下面电路的功能。,2）列出状态转换表,0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1,0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0,0000000000000001,5-3,2023/1/30,电子系 骆丽,5-77,1、寄存器的应用2、移位寄存器的应用3、计数器的应用,5-3,5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-78,1、寄存器的应用,5-3,(1)总线接口,5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-79,1、寄存器的应用,5-3,5-3-3、含功能模块的同步时序逻辑行为分析,(1)总线接口,2023/1/30,电子系 骆丽,5-80,2、移位寄存器的应用,5-3,(1)并/串转换或串/并转换,5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-81,2、移位寄存器的应用,5-3,(2)计数器(模数/环形计数),5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-82,2、移位寄存器的应用,5-3,(2)计数器(模数/环形计数),5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-83,2、移位寄存器的应用,5-3,(2)计数器(模数/环形计数),5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-84,3、计数器的应用,5-3,(1)模n计数器 反馈预置法,0000,0000,0000,0001,0000,0010,0100,0011,0000,0110,0111,0000,1001,1000,0101,0100,0000,0000,1101,0000,1100,0100,1011,1010,5-3-3、含功能模块的同步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-85,3、计数器的应用,5-3,5-3-3、含功能模块的同步时序逻辑行为分析,(1)模n计数器 反馈预置法,2023/1/30,电子系 骆丽,5-86,3、计数器的应用,5-3,5-3-3、含功能模块的同步时序逻辑行为分析,(1)模n计数器 反馈清零法,2023/1/30,电子系 骆丽,5-87,3、计数器的应用,5-3,CR,QA,CLK,QB,QC,QD,1,2,3,4,5,6,7,8,9,0,1,2,9,5-3-3、含功能模块的同步时序逻辑行为分析,(1)模n计数器 反馈预置法,2023/1/30,电子系 骆丽,5-88,5-4、异步时序逻辑系统分析,脉冲异步逻辑系统 电平异步逻辑系统,5,2023/1/30,电子系 骆丽,5-89,没有统一的时钟 同时只有一个输入有效 状态转换稳定,5-4,5-4-1、基本概念5-4-2、基本功能模块5-4-3、含功能模块的异步时序逻辑行为分析,5-4、异步时序逻辑系统分析,2023/1/30,电子系 骆丽,5-90,5-4,5-4-1、基本概念,例5-4-1,1、结构分析2、逻辑行为分析 建立逻辑模型 分析逻辑行为3、时间特性分析 分析毛刺问题,2023/1/30,电子系 骆丽,5-91,5-4,1、二进制异步计数器2、十进制异步计数器,5-4-2、基本功能模块,例5-4-2,74LS290,2023/1/30,电子系 骆丽,5-92,5-4,5-4-3、含功能模块的异步时序逻辑行为分析,2023/1/30,电子系 骆丽,5-93,例5-4-1 脉冲异步时序逻辑行为分析,输出方程:Z=XQ1Q2,激励方程:,1）建立逻辑模型,逻辑图 方程,状态方程：Qn+1=CD+CQn,5-4,2023/1/30,电子系 骆丽,5-94,例5-4-1 脉冲异步时序逻辑行为分析,Z=XQ1Q2,1）建立逻辑模型,功能表,5-4,0,2023/1/30,电子系 骆丽,5-95,例5-4-1 脉冲异步时序逻辑行为分析,1）建立逻辑模型,状态表和状态图,5-4,2023/1/30,电子系 骆丽,5-96,例5-4-1 脉冲异步时序逻辑行为分析,1）建立逻辑模型,时序图,5-4,Z=XQ1Q2,2023/1/30,电子系 骆丽,5-97,例5-4-1 脉冲异步时序逻辑行为分析,2）分析逻辑行为,5-4,X=I0,系统处于保持状态。X=I1,如果初始状态不是状态B，则系统在A,C和D之间周期循环。X=I1,如果初始状态是状态B，则系统永远停留在状态B。,这是一个模3的脉冲异步计数器，但不能自启动。,2023/1/30,电子系 骆丽,5-98,例5-4-2 脉冲异步时序逻辑行为分析,输出方程:激励方程:状态方程:,1）建立逻辑模型,逻辑图 方程,TJK,5-4,F2,F0,F1,F3,2023/1/30,电子系 骆丽,5-99,例5-4-2 脉冲异步时序逻辑行为分析,1）建立逻辑模型,5-4,F2,F0,F1,F3,2023/1/30,电子系 骆丽,5-100,例5-4-2 脉冲异步时序逻辑行为分析,1）建立逻辑模型,功能表,5-4,F2,F0,F1,F3,2023/1/30,电子系 骆丽,5-101,例5-4-2 脉冲异步时序逻辑行为分析,1）建立逻辑模型,状态表和状态图,5-4,F2,F0,F1,F3,2023/1/30,电子系 骆丽,5-102,例5-4-2 脉冲异步时序逻辑行为分析,2）分析逻辑行为,两个异步计数器 一个是模5异步计数器 另一个是模2异步计数器,5-4,F2,F0,F1,F3,这是一个模2和模5的脉冲异步计数器，可以连接成模10的计数器。,2023/1/30,电子系 骆丽,5-103,例5-2-1 建立逻辑模型,逻辑图,5-1,2023/1/30,电子系 骆丽,5-104,例5-2-2 组合逻辑行为分析,1）建立逻辑模型,表达式,真值表,=AB+BC+AC,5-1,2023/1/30,电子系 骆丽,5-105,例5-2-2 组合逻辑行为分析,2）分析逻辑行为,三个数相加的1位加法器 Y0 是和位Y1 是进位或者 带低位进位的1位加法器 Y0是和位 Y1是进位,5-1,2023/1/30,电子系 骆丽,5-106,例5-2-3 延迟时间分析,3）表达式,1）标注逻辑值,2）真值表,5-1,2023/1/30,电子系 骆丽,5-107,例5-2-3 延迟时间分析,4）选择电路,非均匀延迟,均匀延迟,5-1,2023/1/30,电子系 骆丽,5-108,例5-2-4 加法器,试分析下面电路的功能。,5-2,这是一个1位全加器。,2023/1/30,电子系 骆丽,5-109,例5-2-5 ALU,1,0,0,1,1,0,0,0,0,1,1,1,1,0,F,B,A,S1,S0,OR,NOT,AND,NXOR,B,A,F,S0,S1,试分析下面电路的功能。,5-2,这是一个实现1位逻辑或、非、与和异或的ALU,2023/1/30,电子系 骆丽,5-110,例5-2-6 编码器,试分析下面电路的功能。,5-2,这是一个4线-2线优先编码器,2023/1/30,电子系 骆丽,5-111,例 5-2-7译码器,试分析下面电路的功能。,K0=A,K5=0K6=0K7=0,5-2,2023/1/30,电子系 骆丽,5-112,例5-2-7 译码器,试分析下面电路的功能。,K0=A,K5=0K6=0K7=0,5-2,2023/1/30,电子系 骆丽,5-113,例5-2-7译码器,试分析下面电路的功能。,5-2,这是一个译码器,二进制-BCD(2位),2023/1/30,电子系 骆丽,5-114,例 5-2-8 数据选择器,试分析下面电路的功能。,5-2,F是一个使能信号 如果F=1,Y1=Y0=0,不使能 如果F=0,Y1 和Y0 由E,A,B,C,D确定 E是一个选择信号 如果E=1,Y1=B,Y0=D 如果E=0,Y1=A,Y0=C,这是一个双2选1数据选择器,2023/1/30,电子系 骆丽,5-115,例5-1-1,2023/1/30,电子系 骆丽,5-116,例5-1-2,TTL,不能正常工作,2023/1/30,电子系 骆丽,5-117,例5-1-3,VDD,NMOS,PMOS,A,B,Y,2023/1/30,电子系 骆丽,5-118,例5-1-4,冒险:出现毛刺现象 静态冒险:输入改变期间出现的短暂冒险 动态冒险:多个输入的不均匀延迟而引起的冒险竞争:多个输入的不均匀延迟,2023/1/30,电子系 骆丽,5-119,例5-1-5,EDA工具中的电路模块。,16位数据总线的控制电路,2023/1/30,电子系 骆丽,5-120,EDA工具中的逻辑元件。,例5-1-6,4位异步置入计数器仿真,
