欢迎来到三一办公! | 帮助中心 三一办公31ppt.com(应用文档模板下载平台)
三一办公
全部分类
  • 办公文档>
  • PPT模板>
  • 建筑/施工/环境>
  • 毕业设计>
  • 工程图纸>
  • 教育教学>
  • 素材源码>
  • 生活休闲>
  • 临时分类>
  • ImageVerifierCode 换一换
    首页 三一办公 > 资源分类 > PPT文档下载  

    电子技术基础数字部分ppt课件.ppt

    • 资源ID:2161815       资源大小:482.50KB        全文页数:35页
    • 资源格式: PPT        下载积分:16金币
    快捷下载 游客一键下载
    会员登录下载
    三方登录下载: 微信开放平台登录 QQ登录  
    下载资源需要16金币
    邮箱/手机:
    温馨提示:
    用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP免费专享
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    电子技术基础数字部分ppt课件.ppt

    2023/1/22,1,第8章 存储器和可编程逻辑器件简介,8.2.3 复杂的可编程逻辑器件(CPLD),8.2.2 普通可编程逻辑器件,8.2 可编程逻辑器件(PLD)简介,8.2.4 现场可编程门阵列(FPGA),8.2.1 概述,2023/1/22,2,复习,只读存储器的分类?各自特点?,2023/1/22,3,8.2.1 概述,8.2 可编程逻辑器件(PLD)简介,1.PLD在数字集成芯片中的位置,数字 SSI、MSI集成 LSI、VLSI电路 ASIC 全定制ASIC 门阵列 半定制ASIC 标准单元 PLD,2023/1/22,4,(1)数字集成电路按照芯片设计方法的不同分类:,通用型SSI、MSI集成电路;LSI、VLSI集成电路,如微处理器、单片机等;专用集成电路ASIC(LSI或VLSI)。,2023/1/22,5,(2)ASIC分类,全定制ASIC:硅片没有经过预加工,其各层掩模都是按特定电路功能专门制造的。半定制ASIC:按一定规格预先加工好的半成品芯片,然后再按具体要求进行加工和制造,包括门阵列、标准单元和可编程逻辑器件(PLD)三种。,2023/1/22,6,2.可编程逻辑器件(PLD),(1)定义:PLD是厂家作为一种通用型器件生产的半定制电路,用户可以利用软、硬件开发工具对器件进行设计和编程,使之实现所需要的逻辑功能。(2)PLD的基本结构框图 其中输入缓冲电路可产生输入变量的原变量和反变量,并提供足够的驱动能力。,2023/1/22,7,(3)按集成度分类:低密度PLD(LDPLD):结构简单,成本低、速度高、设计简便,但其规模较小(通常每片只有数百门),难于实现复杂的逻辑。,按编程部位分类LDPLD,2023/1/22,8,高密度PLD(HDPLD):,(4)PLD器件的优点 缩短设计周期,降低设计风险 高可靠性和可加密性 降低了产品生产的总费,2023/1/22,9,(5)常采用可编程元件(存储单元)的类型:,一次性编程的熔丝或反熔丝元件;紫外线擦除、电可编程的EPROM(UVEPROM)存储单元,即UVCMOS工艺结构;电擦除、电可编程存储单元,一类是E2PROM即E2CMOS工艺结构,另一类是快闪(Flash)存储单元;基于静态存储器(SRAM)的编程元件。其中,类和类目前使用最广泛。,2023/1/22,10,图8-15 几种常用逻辑符号表示方法(a)输入缓冲器(b)与门(c)或门(d)三种连接,(6)几种常见的逻辑符号表示方法,2023/1/22,11,8.2.2 普通可编程逻辑器件,1.可编程阵列逻辑(PAL),(1)PAL的结构 与阵列可编程;或阵列固定 输出电路固定,图8-16 PAL的结构,2023/1/22,12,(2)PAL的输出结构 专用输出结构。输出端只能输出信号,不能兼作输入。只能实现组合逻辑函数。目前常用的产品有PAL10H8、PAL10L8等。,2023/1/22,13,可编程I/O结构。输出端有一个三态缓冲器,三态门受一个乘积项的控制。当三态门禁止,输出呈高阻状态时,I/O引脚作输入用;当三态门被选通时,I/O引脚作输出用。,2023/1/22,14,寄存器输出结构。输出端有一个D触发器,在使能端的作用下,触发器的输出信号经三态门缓冲输出。能记忆原来的状态,从而实现时序逻辑功能。,2023/1/22,15,异或寄存器型输出结构。输出部分有两个或门,它们的输出经异或门后再经D触发器和三态缓冲器输出,这种结构便于对与或逻辑阵列输出的函数求反,还可以实现对寄存器状态进行维持操作,适用于实现计数器及状态。(A0=A,A1=A),2023/1/22,16,(3)PAL的命名 PAL共有21种,通过不同的命名可以区别。,图8-17 PAL的命名,2023/1/22,17,(4)PAL的优点:提高了功能密度,节省了空间。通常一片PAL可以代替412片SSI或24片MSI。同时,虽然PAL只有20多种型号,但可以代替90的通用器件,因而进行系统设计时,可以大大减少器件的种类。,提高了设计的灵活性,且编程和使用都比较方便。有上电复位功能和加密功能,可以防止非法复制。,2023/1/22,18,20世纪80年代初,美国Lattice半导体公司研制。GAL的结构特点:输出端有一个组态可编程的输出逻辑宏单元OLMC,通过编程可以将GAL设置成不同的输出方式。这样,具有相同输入单元的GAL可以实现PAL器件所有的输出电路工作模式,故而称之为通用可编程逻辑器件。GAL与PAL的区别:PAL是PROM熔丝工艺,为一次编程器件,而GAL是E2 PROM工艺,可重复编程;PAL的输出是固定的,而GAL用一个可编程的输出逻辑宏单元(OLMC)做为输出电路。GAL比PAL更灵活,功能更强,应用更方便,几乎能替代所有的PA器件。,2通用可编程逻辑器件(GAL),2023/1/22,19,GAL分为两大类:一类是普通型,它的与、或结构与PAL相似,如GAL16V8,GAL20V8等。另一类为新型,其与、或阵列均可编程,与PLA相似,主要有GAL39V8。,例:普通型GAL16V8的基本特点。(1)GAL的基本结构。8个输入缓冲器和8个输出反馈/输入缓冲器。8个输出逻辑宏单元OLMC和8个三态缓冲器,每个OLMC对应一个I/O引脚。,2023/1/22,20,GAL16V8的逻辑图,2023/1/22,21,GAL器件没有独立的或阵列结构,各个或门放在各自的输出逻辑宏单元(OLMC)中。,由88个与门构成的与阵列,共形成64个乘积项,每个与门有32个输入项,由8个输入的原变量、反变量(16)和8个反馈信号的原变量、反变量(16)组成,故可编程与阵列共有3288=2048个可编程单元。,系统时钟CK 和三态输出选通信号OE的输入缓冲器。,2023/1/22,22,OLMC的逻辑图,(2)输出逻辑宏单元(OLMC)的结构,2023/1/22,23,或门:有8个输入端,和来自与阵列的8个乘积项(PT)相对应。异或门:用于选择输出信号的极性。D触发器:使GAL适用于时序逻辑电路。4个多路开关(MUX):在结构控制字段作用下设定输出逻辑宏单元的状态。,2023/1/22,24,图8-18 GAL的结构控制字,(3)GAL的结构控制字,XOR(n):输出极性选择位。共有8位,分别控制8个OLMC的输出极性。异或门的输出D与它的输入信号B和XOR(n)之间的关系为:D BXOR 当XOR0时,即D=B;当XOR1时,即D=B,2023/1/22,25,SYN(n):时序逻辑电路/组合逻辑电路选择位。当SYN0时,D触发器处于工作状态,OLMC可为时序逻辑电路;当SYN=1时,D触发器处于非工作状态,OLMC只能是组合逻辑电路。注意:当SYN0时,可以通过其它控制字,使D触发器不被使用,这样便可以构成组合逻辑输出。但只要有一个OLMC需要构成时序逻辑电路时,就必须使SYN0。,AC0、AC1(n):与 SYN相配合,用来控制输出逻辑宏单元的输出组态。,2023/1/22,26,(4)GAL的5种工作模式,只要写入不同的结构控制字,就可以得到不同类型的输出电路结构。,2023/1/22,27,8.2.3 复杂的可编程逻辑器件(CPLD),基本包含三种结构:,CPLD是阵列型高密度可编程控制器,其基本结构形式和PAL、GAL相似,都由可编程的与阵列、固定的或阵列和逻辑宏单元组成,但集成规模都比PAL和GAL大得多。,逻辑阵列块(LAB)可编程I/O单元可编程连线阵列(PIA)。,返回,2023/1/22,28,图8-19 CPLD的结构图,2023/1/22,29,逻辑阵列块(LAB),一个LAB由十多个宏单元的阵列组成。每个宏单元由三个功能块组成:逻辑阵列 乘积项选择矩阵 可编程寄存器,它们可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时,还可以利用其结构中的共享和并联扩展乘积项。,2023/1/22,30,可编程I/O单元 I/O端常作为一个独立单元处理。通过对I/O端口编程,可以使每个引脚单独的配置为输入输出和双向工作、寄存器输入等各种不同的工作方式。,可编程连线阵列 在各LAB之间以及各LAB和I/O单元之间提供互连网络。这种互连机制有很大的灵活性,它允许在不影响引脚分配的情况下改变内部的设计。,2023/1/22,31,8.2.4 现场可编程门阵列(FPGA),是20世纪80年代中期出现的高密度PLD。采用类似于掩模编程门阵列的通用结构,其内部由许多独立的可编程逻辑模块组成,用户可以通过编程将这些模块连接成所需要的数字系统。它具有密度高、编程速度快、设计灵活和可再配置等许多优点,因此FPGA自1985年由Xilinx公司首家推出后,便受到普遍欢迎,并得到迅速发展。FPGA的功能由逻辑结构的配置数据决定。工作时,这些配置数据存放在片内的SRAM或熔丝图上。基于SRAM的FPGA器件,在工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM、E2PROM或计算机软、硬盘中。人们可以控制加载过程,在现场修改器件的逻辑功能,即所谓现场编程。,返回,2023/1/22,32,图8-20 FPGA的基本结构,2023/1/22,33,FPGA的基本结构:可编程逻辑模块CLB 输入输出模块IOB 互连资源IR,可编程逻辑模块CLB 结构形式:查找表结构 多路开关结构 多级与非门结构。,电路组成:逻辑函数发生器触发器数据选择器信号变换,2023/1/22,34,可编程输入输出模块(IOB)IOB主要完成芯片内部逻辑与外部封装脚的接口,它通常排列在芯片的四周;提供了器件引脚和内部逻辑阵列的接口电路。每一个IOB控制一个引脚(除电源线和地线引脚外),将它们可定义为输入、输出或者双向传输信号端。,2023/1/22,35,可编程互连资源(IR)包括各种长度的连线线段和一些可编程连接开关。连线通路的数量与器件内部阵列的规模有关,阵列规模越大,连线数量越多。互连线按相对长度分为单线、双线和长线三种。,

    注意事项

    本文(电子技术基础数字部分ppt课件.ppt)为本站会员(小飞机)主动上传,三一办公仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知三一办公(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    备案号:宁ICP备20000045号-2

    经营许可证:宁B2-20210002

    宁公网安备 64010402000987号

    三一办公
    收起
    展开