数字钟ppt课件.ppt

,电子技术课程设计,课题五 简易数字钟,通信工程学院电工电子实验中心,contents,实验安排及实验报告要求,技术指标要求,数字钟基本原理框图,实验器件,分部设计,实验安排及实验报告要求,成绩评定 工艺：30分；课题结果：30分；动手能力：20分；设计报告：20分 注意：迟到早退将酌情扣分实验报告要求 写出分部电路的设计原理并画出相应的电路原理图和对应波形图（有关图形的绘制必须用铅笔）；根据分部电路图，画出整体电路原理图；根据整体电路原理图画出整体的布线图（要求布线横平竖直，尽量不重叠）。注意：要求进入实验室之前必须完成相关的预习实验报告，如没完成将不被允许进入实验室；要求每位同学在实验室独立完成本设计电路的搭接和调试工作，不准将面包板带出实验室，如带出，一经发现该实验成绩按不及格论处。,技术指标,基本要求（1）用十进制数字显示时、分、秒，按24小时为周期计时；（2）具有手动校正功能。进行时、分校正时，要求该位数字以1秒的速度校正，进行较秒时能以0.5秒速度校正，并不能有误动作。同时要求校时时，分为清零；较分时，秒位清零；（3）具有两种显示方案：一种为常态显示；另一种为时、分闪烁显示（要求每隔0.5秒亮灭一次）。发挥部分（1）具有整点报时功能，要求双音频报时持续1分钟，直到整点为止；注：响1秒（双音各响0.5秒），停1秒。（2）提高计时精度。,数字钟基本原理框图,实验器件,分部设计,要求画出电路图，波形。并写出电路的工作原理震荡器见电子技术实验指导书 已知：频率f=1KHz、占空比D=60%、电容C=0.01uF要求：计算电阻R1、R2值；画出电路图；画出波形。,分部设计,Cr为清零端输入端，当Cr为“0”时，计数器输出全部清零，本芯片为异步清零；Cp为时钟脉冲输入端，Cp的上升沿使计数器各触发器同步工作；P、T为使能端，当此二端同时为1时，允许计数器计数；LD为置入端，当计数器输出置数时，使LD置“0”后在下一个时钟脉冲上升沿到来之后，A、B、C、D数据被置入QA、QB、QC、QD。QA、QB、QC、QD为计数器BCD码输出端；Q0为进位端，当计数器输入脉冲到第十个脉冲后Q0输出一个进位信号，即Q0=1。,分部设计,74LS160功能表所需信号频率：1KHz、500Hz、2Hz(T=0.5S)、1Hz(T=1S)、0.5Hz(T=2S)。,分部设计,要求画出电路图，波形。并写出电路的工作原理,分频器分频器框图分频器波形将所有芯片的片脚都标上（74LS160:P=T=LD=Cr=“1”74LS107:Cr=“1”）,1KHz,500Hz,100Hz,2Hz,0.5秒,1Hz,10Hz,分部设计,要求画出电路图，波形。并写出电路的工作原理,计数、译码、显示 60进制计数器（用反馈清零法）,分部设计,要求画出电路图，波形。并写出电路的工作原理,计数、译码、显示 24进制计数器（用反馈清零法）,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分 秒校正电路,1,0,1,0,0,1,1,1秒信号,1秒信号,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分 秒校正电路,0,1,0,1,1,0,0.5秒信号,1,0.5秒信号,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分 时、分校正电路（以时校正电路为例）,1,0,进位信号,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分 时、分校正电路（以时校正电路为例）,1秒信号,1,1秒信号,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分报时电路,1,0,1KHz,1,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分报时电路,0,1,1,500Hz,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分报时电路,1,0,1KHz,1,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分报时电路,0,1,1,500Hz,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分闪烁电路将所有74LS48第四管脚串联起来，当其接高电平，为正常计时；当将其接1秒信号时，为闪烁。,分部设计,要求画出电路图，波形。并写出电路的工作原理,控制部分闪烁电路将所有74LS48第四管脚串联起来，当其接高电平，为正常计时；当将其接1秒信号时，为闪烁。,分班情况及上课地点,