第07章 薄膜晶体管的结构与设计ppt课件.ppt
第7章 薄膜晶体管的结构及设计,长春工业大学王丽娟2013年02月10日,平板显示技术基础，2013年，北京大学出版社,2,7.1 a-Si:H TFT结构概述7.2 背沟道刻蚀结构的a-Si:H TFT 7.3 背沟道保护结构的a-Si:H TFT 7.4 其他结构的a-Si:H TFT7.5 薄膜晶体管阵列的设计,本章主要内容,3,7.1 a-Si:H TFT 结构概述,顶栅结构是栅极在上面的一种结构；底栅结构是栅极在下面的一种结构，又可以分为背沟道刻蚀型（Back-channel etched）和背沟道保护型（Back-channel stop）。,7.2 背沟道刻蚀型TFT的工艺流程,5,PEP 1 栅极 Mo/AlNd PEP 2 a-Si:H 岛 SiNx/-Si/n+-Si PEP 3 源漏电极及沟道切断 Mo/Al/Mo;-Si/n+-Si PEP 4 SiNx保护膜及过孔 PEP 5 ITO像素电极,7.2.1 5PEP阵列工艺,6,7.2.1 背沟道a-Si:H TFT 的平面结构,7,7.2.1 背沟道a-Si:H TFT 的断面结构,8,1PEP 栅线,n+a-Si膜厚 300a-Si膜厚 1500SiNx膜厚 3500,9,3PEP 信号线,10,4PEP 钝化层和过孔,11,5PEP 象素电极,12,7.2.1 背沟道a-Si:H TFT 的断面结构,13,常采用5次光刻：1次光刻：栅线2次光刻：有源岛3次光刻：源漏电极4次光刻：钝化及过孔5次光刻：像素电极,TFT的设计结构有多种，矩形沟道、U型沟道等；优化设计：1.采用U型沟道，提高了宽长比，即增大了沟道宽度、减小了沟道长度；2.采用I型存储电容，增大了存储电荷量，提高了开口率。,TFT 的设计结构,7.2.2 采用4次光刻的工艺流程,15,4次光刻中第二次光刻的工艺流程,16,7.2.2 采用4次光刻的工艺流程,17,7.2.2 采用4次光刻的工艺流程,第2次光刻的工艺流程概括为：连续沉积薄膜涂胶多段式调整掩膜版曝光显影湿法刻蚀干法刻蚀及灰化再湿刻、去胶、再干法刻蚀。,18,第2次光刻的工艺流程概括为：连续沉积薄膜涂胶多段式调整掩膜版曝光显影湿法刻蚀干法刻蚀及灰化再湿刻、去胶、再干法刻蚀。,7.2.2 采用4次光刻的工艺流程,7.3 背沟道保护型TFT的工艺流程,7.3 采用7次光刻的工艺流程,21,1PEP GL 栅线2PEP IS 阻挡层3PEP AI 硅岛4PEP PX ITO像素电极5PEP TH 过孔6PEP SL 源漏电极、n+a-Si沟道切断7PEP PV SiNx钝化层,MoW 1800ASiO 2000ASiO 2150Ag-SiN 500Aa-Si 500Ai/s SiN 3000An+a-Si 500AITO 400AMoALMo 275/3500/500AP-SiN 2000A,7.3.1 采用7次光刻的工艺流程,22,就是在玻璃基板上有规则地整齐排列薄膜晶体管的工程。,a-Si:H TFT 阵列,23,1PEP 栅线等效电路,形成薄膜晶体管的栅极、栅线及存储电容的金属层,24,1PEP 栅线,MoW前清洗MoW溅射涂胶曝光显影显影后检查 MoW CDE刻蚀后检查去胶,25,1PEP 栅线清洗,MoW前清洗：主要是用刷洗（NCW-601A0.3%表面活性剂），QDR水洗（处理过程是前给水10s、排水30s、给水90s，共两回），US超声清洗，旋转干燥。,26,1PEP 栅线溅射,MoW溅射：采用MoW：W=65：35的合金靶材；膜厚是1800A；电阻率是0.780.2/；耐热耐药性好；Mo的耐酸碱等化学药品性差，于是W添加可以提高耐化学药品性；W量多，膜的电阻率会上升，所以W的添加量定为35%；溅射气体用Kr，因为Ar深入膜的量多，电阻率会上升。,27,1PEP 栅线涂胶,MoW涂胶：经基板清洗、烘干、输水化（HMDS液）处理、涂胶、基板边缘清洗、烘干、冷却。清洗的过程中要从下面喷一种防静电剂，其目的是为了防止涂胶过程中产生的静电。输水化（HMDS液）处理是用N2把HMDS液变成雾状，然后喷洒到基片上，目的是为了提高胶与基板的接触性能；基板边缘清洗的目的是为了刷洗边缘的光刻胶，以免光刻胶固化后，用机械手夹时，会掉下来，带来灰尘。光刻胶膜厚：15000A 500A；均匀性5%。,28,1PEP 栅线曝光,29,1PEP 栅线显影,显影：显影液使用的是有机碱 TMAH(N(CH3)4OH)2.38%水溶液。,30,1PEP 栅线CDE,MoW CDE:使用的气体为CF4(125sccm)+O2(375sccm)；功率:800W，压力:30Pa；刚好刻蚀+O/E 10%；掺氧气的目的是增加F*游离基的生成效率。主要反应：Mo+6F*MoF6 W+6F*WF6 CxHyOz+O*CO CxHyOz+F*HF,31,1PEP 栅线去胶,去胶：二甘醇二丁醚65wt%乙醇胺 35wt%喷淋去胶、超声、水洗、干燥、O3灰化O3灰化的原理：用O3吹基板，O3与光刻胶反应生成挥发性的分子（CO2、H2O）而除去。,32,1PEP 栅线O/S检查,检查标准：一条线两端的电阻大于40K以上，认为是断线，正常是5K 15K 程度；两条线间的电阻值测定在40K 以下，认为是短路，通常是高阻抗。,33,2PEP i/s SiN阻挡层,形成薄膜晶体管的绝缘层及阻挡层。阻挡层的作用是防止n+a-Si切断时刻到下面的a-Si。由于有阻挡层存在，因此这种TFT的结构是背沟道阻挡型TFT。,34,2PEP I/S SiN阻挡层等效电路,35,2PEP i/s SiN阻挡层,SiO前清洗SiO AP CVD4层 CVD前清洗4层CVD（SiO，g-SiN，a-Si，i/s SiN）4层后清洗O2灰化涂胶背曝光曝光显影显影后检查i/s SiN湿法刻蚀刻蚀后检查去胶,36,双层绝缘层的作用,37,双层绝缘层的作用,38,2PEP i/s SiN阻挡层AP CVD,基板加热后吹入SiH4、O2，热分解后在基板上堆积SiOx；厚度：2100；温度：430；反应气体：SiH4、O2 保护气体：N2（目的是形成良好的净化环境）；,39,2PEP i/s SiN阻挡层PCVD,40,2PEP i/s SiN阻挡层PCVD,经射频（13.56MHz）后，产生化学活性强的离子、游离基，在基板表面发生加快的化学反应形成薄膜；两层SIO是绝缘层。成两次SiOx成膜并在中间加一道清洗，其作用是为了针孔错开。G-SiN是一种匹配膜。介于绝缘层SiO和有源层a-Si之间。为了让SiO和a-Si有很好的接触。另外也能起到绝缘的作用。A-Si是有源层。A-Si是非晶硅，是一种半导体材料，半导体材料的特点是价电子正好把价带填满，禁带较窄，一般在2个电子伏特时，价带中的电子就可以被激发到导带，于是有导电的本领。I/s SiN是阻挡层。是防止n+a-Si切断时防止刻到下面的a-Si膜。,41,2PEP i/s SiN阻挡层O2灰化,i/s SiN膜具有亲水性，与光刻胶的密着不好；把亲水性的i/s SiN变成疏水性的SiO；主要反应：SiN+O2 SiO+N2。,42,2PEP i/s SiN阻挡层涂胶,43,2PEP i/s SiN阻挡层背曝光,用栅线作掩膜，为了提高对版精度；自对准。,44,2PEP i/s SiN阻挡层正面曝光,让部分栅线上的光刻胶曝光。,45,2PEP i/s SiN阻挡层显影,46,2PEP i/s SiN阻挡层湿刻,刻蚀液：HF 0.21wt%；药液温度：450.7；药液压力：0.250.05kg/cm2。,47,3PEP a-Si岛,形成a-Si岛，即形成薄膜晶体管的可以导电的小岛。,n+a-Si是欧姆接触层。N+a-Si的导电性介于金属与半导体之间，就是为了在MoALMo与a-Si之间形成良好的接触。,48,3PEP a-Si岛等效电路,49,3PEP a-Si岛,n+a-Si前清洗n+a-Si CVD涂胶曝光显影显影后检查3层CDE刻蚀后检查去胶,50,3PEP a-Si岛清洗,清洗液：LAL-50(HF:NH4F:H2O=0.17:17.10:82.73)+O3水；n+a-Si前清洗中使用的是LAL-50和O3水处理。其作用是用LAL-50把容易氧化的a-Si表层的氧化硅去掉，以免n+a-SI与a-Si之间接触不良。用O3水处理是为了把LAL-50处理后的a-Si再生成一层氧化硅的保护膜，防止再自然氧化。经O3水处理的氧化硅在n+a-Si CVD的一个反应室中被打掉。,51,3PEP a-Si岛n+a-Si,n+a-Si是欧姆接触层；n+a-Si的导电性介于金属与半导体之间，就是为了在MoALMo与a-Si之间形成良好的接触；气体：SiH4+PH3+H2；膜厚：500100A；分布15。,52,3PEP a-Si岛CDE,气体：CF4(670sccm)+O2(330sccm)；功率：800W;压力:30Pa；刻蚀膜：n+a-Si/a-Si/g-SiN；终点监控。主要反应：Si+4F*SiF4 SiNx+F*SiF4+N2 CxHyOz+O*CO CxHyOz+F*HF,53,4PEP ITO象素电极等效电路,形成液晶显示器的画面显示区域,54,4PEP ITO象素电极,ITO前清洗ITO溅射ITO后清洗涂胶曝光显影,显影后检查ITO湿刻刻蚀后检查去胶,55,4PEP ITO象素电极ITO溅射,ITO溅射：膜厚是400A；电阻率是60/；透过率：75%靶材In2O3：SnO2=90：10 结构是立方晶结构，因为ITO的刻蚀速率慢，而且电阻率、透过率受结晶状态影响很大，所以基板加热很重要。溅射过程中微量的氧气可以改变薄膜的结晶状态，降低电阻率。溅射气体是Ar 400Sccm和O2 0.6Sccm。,56,4PEP ITO象素电极ITO刻蚀,刻蚀液：HCL:HNO3:H2O=20:1:10,57,5PEP 过孔,涂胶曝光显影显影后检查SiO湿刻SiO刻蚀药液：HF：NH4F：H2O=6：30：64刻蚀后检查去胶,就是把基板边缘需要引线、测试和短路环部分的SiO刻蚀掉，暴露下面的MoW的过程。,58,5PEP 过孔等效电路,59,5PEP 过孔,60,5PEP 过孔,61,6PEP MoALMo源漏电极,形成薄膜晶体管的源漏电极,N+a-Si切断就是把源漏电极之间的n+a-Si刻净，防止源漏电极短路。MoALMo的上层Mo的作用是上层Mo的作用是填平AL的小丘，防止因小丘引起的断线等缺陷。下层Mo的作用是防止AL还原ITO及防止AL向n+a-Si和a-Si扩散导致TFT的特性中的开关比上升。,62,6PEP MoALMo源漏电极等效电路,63,6PEP MoALMo源漏电极,MoALMo前清洗MoALMo溅射MoALMo后清洗涂胶曝光显影显影后检查MoALMo湿刻刻蚀后检查n+切断刻蚀刻蚀后检查去胶,64,6PEP MoALMo源漏电极清洗,MoALMo前清洗：主要是用刷洗，QDR水洗，LAL刻蚀，QDR水洗，超声清洗，IPA干燥。LAL刻蚀：因为MoALMo溅射前，n+a-Si暴露于大气，和容易氧化形成氧化硅，所以要用LAL刻蚀去表面的氧化物，O3水处理：在表面再形成一层薄的氧化硅，但不同于n+a-Si前清洗的地方是在溅射中没有除去氧化物的刻蚀室，因为MoALMo是金属，金属离子的活性高，在热退火中很容易渗透，不会影响与n+a-Si的接触性能。在工艺中，有时也不用O3水处理，不形成薄的氧化物，因为清洗后很快就进行溅射，即使表面形成一层自然的氧化硅，通过退火也不会影响器件的性能。,65,6PEP MoALMo源漏电极MoAlMo溅射,相对反射率215%（仅AL，480nm可见光），相对反射率时棒硅对下层膜的反射率。相对反射率的好坏决定MoALMo刻蚀的好坏，反射率不好，刻蚀性也不好。,66,6PEP MoALMo源漏电极刻蚀,67,n+a-Si切断：气体是HCL 250Sccm，SF6 200Sccm，He 300Sccm；压力26.7Pa，功率600W。用O2灰化出去表面变应的光刻胶。HCL是为了提高a-Si对I/s SiN的选择比。用时间监控，以免刻蚀I/s SiN等。,6PEP MoALMo源漏电极n+切断,68,SL去胶：有湿法去胶和灰化部分；灰化是干法去胶，为了除去残留的光刻胶。用IPA处理和紫外灯照射。因为AL容易被稀释的去胶液腐蚀，为了保证图形的完整性，6PEP和7PEP有AL以后的去胶都用IPA去胶，其作用是置换的作用。以免少量的去胶液带到水洗槽，会刻蚀AL。其它几次光刻可用可不用紫外灯照射，但第六次必须用。因为第六次去胶连续两次刻蚀，光刻胶的性质会发生微小的变化，为了更好的除去光刻胶，用紫外灯照射，防止O3分解，可以用大量的O3除去残留的光刻胶，来更好的去胶。,6PEP MoALMo源漏电极去胶,69,7PEP P-SiN钝化层,形成TFT的钝化层，保护TFT防止受到灰尘、潮湿的影响。,P-SiN前清洗P-SiN CVD涂胶曝光显影显影后检查P-SiN PE 干法刻蚀刻蚀后检查SiO湿法刻蚀刻蚀后检查去胶,70,7PEP P-SiN钝化层,71,7PEP P-SiN钝化层,72,7PEP P-SiN钝化层,73,7PEP P-SiN钝化层要点说明,P-SiN前清洗：不用刷洗，以免把已经形成好的器件划伤。P-SiN CVD：膜厚是2000A；使用气体是SiN4，N2，NH3。P-SiN PE是用终点监控，加上过刻蚀90%。终点监控可以保证P-SiN膜刻蚀净。过刻蚀90%，是为了把过孔处表面的Mo刻蚀掉，AL暴露出来。原因是Mo容易氧化，形成氧化钼，使得引线及测试时接触不良加不上电压。使用气体是N2 80Sccm，SF6 480Sccm，He 480Sccm，功率1000W，压力26.7Pa。O2是用来灰化的。,74,7次光刻的平面图形,75,7次光刻的平面图形,76,7次光刻的平面图形,77,7.4 其他结构的a-Si:H TFT,78,7.5 薄膜晶体管阵列的设计,79,7.5 薄膜晶体管阵列的设计,80,a：显示区域；b：扫描电极外引线；c：信号电极外引线；d：短路环；e：银点电极；f：对版标记；g：液晶屏划片标记；h：信号IC引脚；i：FPC引脚；j：快检测试点；k：彩膜版划片标记；m：奇栅IC引脚；n：偶栅IC引脚,7.5 薄膜晶体管阵列的设计,81,本章小结,背沟道刻蚀结构的a-Si:H TFT 2代线以上的生产线，多数采用5次光刻的背沟道刻蚀型结构，分别是栅线、有源岛、源漏电极、钝化层及过孔、和像素电极。背沟道保护型结构的a-Si:H TFT 1代生产线采用的是背沟道保护型结构，采用7次光刻的制作工艺，分别为栅线、阻挡层、有源岛、像素电极、过孔、源漏电极、钝化层。其他结构的a-Si:H TFT 顶栅结构、垂直结构、自对准型底栅结构等。薄膜晶体管阵列的设计 阵列版图的核心是计算和设计单元像素，然后在周边设计上扫描电极外引线和信号电极外等构成了阵列基板的整体布局。,
