电路板级的电磁兼容设计课件.ppt

电路板级的电磁兼容设计,电路板级的电磁兼容设计,电路板级的电磁兼容设计,本课程从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计。本文从以下几个部分进行论述：第一部分：电磁兼容性的概述第二部分：元件选择和电路设计技术第三部分：印制电路板的布线技术附录A：电磁兼容性的术语附录B：抗干扰的测量标准,电路板级的电磁兼容设计本课程从元件选择、电路设计和印制电路板,电磁兼容性的概述,第一部分 电磁干扰和兼容性的概述电磁干扰是现代电路工业面对的一个主要问题。为了克服干扰，电路设计者不得不移走干扰源，或设法保护电路不受干扰。其目的都是为了使电路按照预期的目标来工作即达到电磁兼容性。通常，仅仅实现板级的电磁兼容性这还不够。虽然电路是在板级工作的，但是它会对系统的其它部分辐射出噪声，从而产生系统级的问题。另外，系统级或是设备级的电磁兼容性必须要满足某种辐射标准，这样才不会影响其他设备或装置的正常工作。许多发达国家对电子设备和仪器有严格的电磁兼容性标准；为了适应这个要求，设计者必须从板级设计开始就考虑抑制电子干扰。,电磁兼容性的概述第一部分 电磁干扰和兼容性的概述,电磁干扰和兼容性的概述,1电磁环境的组成一个简单的电磁干扰模型由三个部分组成： 电磁干扰源 耦合路径 接收器电磁干扰模型的组成如图一所示。,电磁干扰和兼容性的概述1电磁环境的组成,电磁干扰源电磁干扰源包括微处理器、微控制器、静电放电、传送器、瞬时功率执行元件，比如说：机电式继电器、开关电源、闪电等。在一个微控制器系统里，时钟电路通常是最大的宽带噪声发生器，而这个噪声被分散到了整个频谱。随着大量的高速半导体器件的应用，其边沿跳变速率非常快，这种电路可以产生高达300MHZ的谐波干扰。,电磁干扰和兼容性的概述,电磁干扰源电磁干扰和兼容性的概述,EMC常见举例,ESD - 静电放电静电电荷在应用系统和其它系统之间传递,EMC常见举例ESD - 静电放电,EMC常见举例,EMP - 电磁脉冲核爆炸产生强烈的电磁波,EMC常见举例EMP - 电磁脉冲,闪电被闪电间接地击中,EMC常见举例,闪电EMC常见举例,耦合路径噪声被耦合到电路中最简单的方式是通过导体的传递。如果一条导线在一个有噪声的环境中经过，这条导线通过感应将接受这个噪声并且将它传递到电路的其余部分。噪声通过电源线进入系统，就是这种的耦合的一种情况。由电源线携带的噪声就被传到了整个电路。,电磁干扰和兼容性的概述,噪声元件,传导辐射,耦合路径电磁干扰和兼容性的概述噪声传导辐射,耦合路径,电磁干扰和兼容性的概述,噪声元件,射频辐射,耦合路径电磁干扰和兼容性的概述噪声元件射频辐射,耦合也能发生在有共享负载（阻抗）的电路中。例如，两个电路共享一条提供电源电压导线，并且共享一条接地的导线。如果一个电路要求提供一个突发的电流，由于两个电路共享共同的电源线和同一个电源内阻，则另一个电路的电源电压将会下降。该耦合的影响能通过减少共同的阻抗来削弱。但不幸的是，电源内阻抗是固定的而不能被降低，这种情况也同样发生在接地的导线中。在一个电路中流动的数字返回电流在另一个电路的接地回路中产生了地电位的变动。若接地不稳定，则将会严重的降低运算放大器、模数转换器和传感器等低电平模拟电路的性能。同样，对每个电路都共享的电磁场的辐射也能产生耦合。当电流改变时，就会产生电磁波。这些电磁波能耦合到附近的导体中并且干扰电路中的其它信号。,电磁干扰和兼容性的概述,耦合也能发生在有共享负载（阻抗）的电路中。例如，两个电路共享,接收器（受体）所有的电子电路都可以接受传送的电磁干扰。虽然一部分电磁干扰可通过射频被直接接受，但大多数是通过瞬时传导被接受的。在数字电路中，临界信号最容易受到电子干扰的影响。这些信号包括复位、中断和控制信号。模拟的低级放大器、控制电路和电源调整电路也容易受到噪声的影响。为了进行电磁兼容性设计并符合电磁兼容性标准，设计者需要将辐射（从产品中泄露的射频能量）减到最小，增强其对辐射（进入产品中的射频能量）的易感性和抗干扰能力。如图一所示，发射和抗干扰都可以根据辐射和传导的耦合来分类。辐射耦合在高频中十分常见，而传导耦合路径在低频中更为常见。,电磁干扰和兼容性的概述,接收器（受体）电磁干扰和兼容性的概述,2 电磁兼容性的费用最经济有效的电磁兼容性设计方法，是在设计的早期阶段充分考虑评估电磁兼容性的技术要求（见图2）。,图2 电磁兼容性的费用要让设计者在最初选择元件、设计电路和设计PCB布线时，就把电磁兼容性作为主要的设计依据是不大现实的。但是，如果设计者能牢记这篇文章的建议，那么，就能减少不合理的元件选择、电路设计和PCB布线的情况出现。,电磁干扰和兼容性的概述,2 电磁兼容性的费用,条例,FCC-联邦通讯委员会IEC - 国际电工委员会军事医疗运输工具其它,条例FCC-联邦通讯委员会,条例 FCC,重点放在辐射上 任何无意放射源(器件或系统), 以每秒 9000 脉冲 (周期)的速率产生和运用时间脉冲,同时 使用数字技术定义两种类别 A 类: 运用在贸易、商业或工业的环境中 B 类: 运用在家用环境中,但也包括运用在贸易、商业或工业的环境中,FCC关于射频和传导辐射的第15章是产品最相关的包括三个部分的内容A: 一般要求B: 无意放射C: 有意放射对产品设定频率和强度限制,条例 FCC重点放在辐射上FCC关于射频和传导辐射的第15,条例 IEC,国际性的机构,为实现国与国之间的贸易制定规则规则集中在放射和防护两部分标准包括IEC 61000-x-x同时包括CISPR 标准关于无线电干扰包括 CISPR 11, 22的国际特殊委员会两种标准基本标准包括特定干扰 产品标准包括特定产品,60601 - 医疗电子设备61000-3 - 电磁兼容61000-4-2 - ESD61000-4-3 - 辐射电磁场61000-4-4 - EFT/脉冲群61000-4-5 - 浪涌61000-4-6 - 射频场传导干扰61000-4-11 - 电压跌落和中断CISPR11 - 工业, 科技和医疗 (ISM) 的射频设备14 - 电磁兼容性 对家用器具, 电动工具和相似设备的要求22 - 信息技术设备 (ITE),条例 IEC国际性的机构,为实现国与国之间的贸易制定规则,元件的选择和电路设计技术,第二部分 元件的选择和电路设计技术元件的选择和电路设计是影响板级电磁兼容性性能的主要因素。每一种电子元件都有它各自的特性，因此，要求在设计时仔细考虑。下面将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。 元件组有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大约1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。 从EMC 的角度由好到差排列:表面安装径向排列引脚轴向排列引脚,元件的选择和电路设计技术第二部分 元件的选择和电路设计技,元件的选择和电路设计技术,第二部分 元件的选择和电路设计技术引脚长度和间距会影响器件的高频特性引脚长度越短越好,K,感性的,容性的,s,L,元件的选择和电路设计技术第二部分 元件的选择和电路设计技,1电阻由于表面贴装元件具有低寄生参数的特点，因此，表面贴装电阻总是优于有引脚电阻。对于有引脚的电阻，应首选碳膜电阻，其次是金属膜电阻，最后是线绕电阻。SMT 电阻是最好的，因为它具有最小的引脚电感有引脚电阻碳膜金属膜线绕金属膜适用于高功率密度或高精度电路。由于在相对低的工作频率下（约MHz数量级），金属膜电阻是主要的寄生元件，因此其适合用于高功率密度或和高准确度的电路中。,元件的选择和电路设计技术,1电阻元件的选择和电路设计技术,1电阻线绕电阻有很强的电感特性，因此在对频率敏感的应用中不能用它。它最适合用在大功率处理的电路中。线绕电阻在高频情况下表现出更高的电感性,不要在高频敏感电路中使用在开关电源中的电流反馈电阻电流可能有很大变化或 di/dtv (t) = R*i(t) + L*di(t)/dt可能导致反馈电阻给出一个错误的反馈电压也有高辐射的付作用在有快速的上升和下降沿的开关频率上，电阻上产生脉冲电压，并最终导致噪声的产生,元件的选择和电路设计技术,1电阻元件的选择和电路设计技术,1电阻在放大器的设计中，电阻的选择非常重要。在高频环境下，电阻的阻抗会因为电阻的电感效应而增加。因此，增益控制电阻的位置应该尽可能的靠近放大器电路以减少电路板的电感。在上拉/下拉电阻的电路中，晶体管或集成电路的快速切换会增加上升时间。为了减小这个影响，所有的偏置电阻必须尽可能靠近有源器件及他的电源和地，从而减少PCB连线的电感。在稳压（整流）或参考电路中，直流偏置电阻应尽可能地靠近有源器件以减轻去耦效应（即改善瞬态响应时间）。在RC滤波网络中，线绕电阻的寄生电感很容易引起本机振荡，所以必须考虑由电阻引起的电感效应。,元件的选择和电路设计技术,1电阻元件的选择和电路设计技术,元件的选择和电路设计技术,2电容由于电容种类繁多，性能各异，选择合适的电容并不容易。但是电容的使用可以解决许多EMC问题。接下来的几小节将描述几种最常见的电容类型、性能及使用方法。铝电解电容钽电容陶瓷电容,元件的选择和电路设计技术2电容,元件的选择和电路设计技术,2电容电解电容 - 通常是在绝缘薄层之间以螺旋状缠绕金属箔而制成，这样可在单位体积内得到较大的电容值，但也使得该部分的内部感抗增加。钽电容 - 由一块带直板和引脚连接点的绝缘体制成，其内部感抗低于铝电解电容。,电解电容和钽电容较大的电容值低频滤波用于大量的电荷储存 电解电容有更高的电感性钽电容有低的 ESR具有低ESR的电容对信号的衰减较小,元件的选择和电路设计技术2电容电解电容和钽电容,元件的选择和电路设计技术,2电容陶质电容 - 是在陶瓷绝缘体中包含多个平行的金属片。其主要寄生为片结构的感抗，并且通常这将在低于MHz的区域造成阻抗。容量一般较小即使到更高的频率,也可保持理想的状态中频到高频的滤波,元件的选择和电路设计技术2电容,电容谐振接下来简单讨论一下如何根据谐振频率选择旁路电容和去耦电容的值。,元件的选择和电路设计技术,电容谐振元件的选择和电路设计技术,2电容如图所示，电容在低于谐振频率时呈现容性，而后，电容将因为引线长度和布线自感呈现感性。,元件的选择和电路设计技术,自身谐振 (f0)感抗等于容抗感抗与容抗的值相等但符号相反电路网络的阻抗呈现出阻性,Impedance,频率,f0,容性的,感性的,f0 = 1/(2 LleadC),2电容元件的选择和电路设计技术自身谐振 (f0)Imped,2电容为电流到地提供了低阻抗的泻放通道频率必须低于谐振频率有时需要多个电容来提供更宽频的滤波常见的错误是用更大的电容来解决问题,元件的选择和电路设计技术,并不总是越大越好,2电容元件的选择和电路设计技术并不总是越大越好,元件的选择和电路设计技术,另一个影响去耦效力的因素是电容的绝缘材料（电介质）。去耦电容的制造中常使用钡钛酸盐陶瓷（Z5U）和锶钛酸盐（NPO）这两种材料。Z5U具有较大的介电常数，谐振频率在1MHz到20MHz之间。NPO具有较低的介电常数，但谐振频率较高（大于10MHz）。,因此Z5U更适合用作低频去耦，而NPO用作50MHz以上频率的去耦。常用的做法是将两个去耦电容并联。这样可以在更宽的频谱分布范围内降低电源网络产生的开关噪声。多个去耦电容的并联能提供6dB增益以抑制有源器件开关造成的射频电流。,元件的选择和电路设计技术另一个影响去耦效力的因素是电容的绝缘,元件的选择和电路设计技术,a）旁路电容旁路电容的主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路器件来减小对电源模块的瞬态电流需求。通常铝电解电容和钽电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470F范围内。若PCB板上有许多集成电路、高速开关电路和具有长引线的电源，则应选择大容量的电容。,元件的选择和电路设计技术a）旁路电容,元件的选择和电路设计技术,b）去耦电容有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。实际上，旁路电容和去耦电容都应该尽可能放在靠近电源输入处以帮助滤除高频噪声。去耦电容的取值大约是旁路电容的1/100到1/1000。为了得到更好的EMC特性，去耦电容还应尽可能地靠近每个集成块（IC），因为布线阻抗将减小去耦电容的效力。陶瓷电容常被用来去耦，其值决定于最快信号的上升时间和下降时间。例如，对一个33MHz的时钟信号，可使用4.7nF到100nF的电容；对一个100MHz时钟信号，可使用10nF的电容。选择去耦电容时，除了考虑电容值外，ESR值也会影响去耦能力。为了去耦，应该选择ESR值低于1欧姆的电容。,元件的选择和电路设计技术b）去耦电容,元件的选择和电路设计技术,多个去耦电容不仅能提供更宽的频谱范围，而且能提供更宽的布线以减小引线自感，因此也就能更有效的改善去耦能力。两个电容的取值应相差两个数量级以提供更有效的去耦（如0.1 F + 0.001 F并联）。需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。,元件的选择和电路设计技术多个去耦电容不仅能提供更宽的频谱范围,元件的选择和电路设计技术,3电感电感是一种可以将磁场和电场联系起来的元件，其固有的、可以与磁场互相作用的能力使其潜在地比其他元件更为敏感。和电容类似，聪明地使用电感也能解决许多EMC问题。下面是两种基本类型的电感：开环和闭环。它们的不同在于内部的磁场环。在开环设计中，磁场通过空气闭合；而闭环设计中，磁场通过磁芯完成磁路。如图4所示。,元件的选择和电路设计技术3电感,元件的选择和电路设计技术,电感比起电容和电阻而言的一个优点是它没有寄生感抗，因此其表面贴装类型和引线类型没有什么差别。开环电感的磁场穿过空气，这将引起辐射并带来电磁干扰（EMI）问题。在选择开环电感时，绕轴式比棒式或螺线管式更好，因为这样磁场将被控制在磁芯（即磁体内的局部磁场）。,对闭环电感来说，磁场被完全控制在磁心，因此在电路设计中这种类型的电感更理想，当然它们也比较昂贵。螺旋环状的闭环电感的一个优点是：它不仅将磁环控制在磁心，还可以自行消除所有外来的附带场辐射。,元件的选择和电路设计技术电感比起电容和电阻而言的一个优点是它,元件的选择和电路设计技术,电感的磁芯材料主要有两种类型：铁和铁氧体。铁磁芯电感用于低频场合（几十KHz）铁氧体磁芯电感用于高频场合（到MHz）。因此铁氧体磁芯电感更适合于EMC应用。在EMC应用中特别使用了两种特殊的电感类型：铁氧体磁珠和铁氧体磁夹。铁氧体磁珠是单环电感，通常单股导线穿过铁氧体型材而形成单环。这种器件在高频范围的衰减为10dB，而直流的衰减量很小。类似铁氧体磁珠，铁氧体夹在高达MHz的频率范围内的共模（CM）和差模（DM）的衰减均可达到10dB至20dB。,元件的选择和电路设计技术电感的磁芯材料主要有两种类型：铁和铁,元件的选择和电路设计技术,在DC-DC变换中，电感必须能够承受高饱和电流，并且辐射小。线轴式电感具有满足该应用要求的特性。在低阻抗的电源和高阻抗的数字电路之间，需要LC滤波器，以保证电源电路的阻抗匹配，如图6所示。,元件的选择和电路设计技术在DC-DC变换中，电感必须能够承受,元件的选择和电路设计技术,电感最广泛的应用之一是用于交流电源滤波器，如图7所示。,图7中，L1是共模扼流圈，它既通过其初级电感线圈实现差分滤波，又通过其次级电感线圈实现共模滤波。L1、CX1和CX2构成差分滤波网络，以滤除进线间的噪声。L1、CY1和CY2构成共模滤波网络，以减小接线回路噪声和大地的电位差。对于50的终端阻抗，典型的EMI滤波器在差分模式能降低50 dB/十倍频程，而在共模降低为40 dB/十倍频程。,元件的选择和电路设计技术电感最广泛的应用之一是用于交流电源滤,元件的选择和电路设计技术,4二极管二极管是最简单的半导体器件。由于其独特的特性，某些二极管有助于解决并防止与EMC相关的一些问题。表2列出了典型的二极管。,元件的选择和电路设计技术4二极管,元件的选择和电路设计技术,4二极管,元件的选择和电路设计技术4二极管,元件的选择和电路设计技术,二极管的应用许多电路为感性负载，在高速开关电流的作用下，系统中产生瞬态尖峰电流。二极管是抑制尖峰电压噪声源的最有效的器件之一。下面举例说明用二极管实现尖峰抑制。,如图8所示，控制终端开/关线圈，线圈中的开关尖峰脉冲将耦合并辐射到电路的其它部分。二极管D1能嵌位电压的波动。,元件的选择和电路设计技术二极管的应用如图8所示，控制终端开/,元件的选择和电路设计技术,图9中的二极管用于抑制高压开关的尖峰电压。,图10 DC变压器尖峰抑制,图10是典型的变压和整流电路。D2是肖特基或齐纳二极管，用于抑制滤波后的尖峰瞬态噪声电压。在汽车控制应用中，无论有刷还是无刷电机，当电机运行时，都将产生电刷噪声或换向噪声。因此需要噪声抑制二极管，为了改进噪声抑制效果，二极管应尽量靠近电机接点。在电源输入电路中，需要用TVS或高电压变阻器进行噪声抑制。信号连接接口的EMI问题之一是静电释放（ESD）。屏蔽电缆和连接器用于保护而不受外界静电的干扰。另一种方法是使用TVS或变阻器保护信号线。,图9 DC开关尖峰抑制,元件的选择和电路设计技术图9中的二极管用于抑制高压开关的尖峰,第三部分 印制电路板的布线技术,除了元器件的选择和电路设计之外，良好的印制电路板（PCB）布线在电磁兼容性中也是一个非常重要的因素。既然PCB是系统的固有成分，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。有一点需要注意，PCB布线没有严格的规定，也没有能覆盖所有PCB布线的专门的规则。大多数PCB布线受限于板子的大小和铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种。这便主要依赖于布线工程师的经验。然而还是有一些普遍的规则，下面的章节对其进行探讨。这些规则将作为普遍指导方针来对待。任何人都应记住一个拙劣的PCB布线能导致更多的电磁兼容问题，而不是消除这些问题，在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最省钱的办法。,第三部分 印制电路板的布线技术除了元器件的选择和电路设计,第三部分 印制电路板的布线技术,1PCB基本特性一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。PCB上的布线是有阻抗、电容和电感特性的。 阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1盎司铜则有0.49m/单位面积的阻抗。 电容：布线的电容是由绝缘体(EoEr)、电流到达的范围(A)以及走线间距(h)决定的。用等式表达为C = EoErA/h，Eo是自由空间的介电常数(8.854pF/m)，Er是PCB基体的相关介电常数(在FR4 碾压中为4.7),第三部分 印制电路板的布线技术1PCB基本特性,第三部分 印制电路板的布线技术, 电感：布线的电感平均分布在布线中，大约为1nH/m。对于1盎司铜线来说，在0.25mm (10mil)厚的FR4碾压情况下，位于地线层上方的0.5mm(20mil)宽，20mm (800mil)长的线能产生9.8m的阻抗，20nH的电感以及与地之间1.66pF的耦合电容。将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。下面便是PCB布线的普遍方针： 增大走线的间距以减少电容耦合的串扰； 平行的布电源线和地线以使PCB电容达到最佳； 将敏感的高频线布在远离高噪声电源线的地方； 加宽电源线和地线以减少电源线和地线的阻抗。,第三部分 印制电路板的布线技术 电感：布线的电感平均分,第三部分 印制电路板的布线技术,电路分割接地布线过孔断桩线宽环路PCB 电容,第三部分 印制电路板的布线技术电路分割,第三部分 印制电路板的布线技术,2分割分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线。,VCC,GND,Digital circuit Analog circuit DC circuit Interface c ircuit,图中给出了用分割技术将4个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处,第三部分 印制电路板的布线技术2分割VCCGNDDig,第三部分 印制电路板的布线技术,7接地技术接地技术既应用于多层PCB，也应用于单层PCB。接地技术的目标是最小化接地阻抗，以此减少从电路返回到电源之间的接地回路的电势。a) 单层PCB的接地线在单层（单面）PCB中，接地线的宽度应尽可能的宽，且至少应为1.5mm(60mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低的，否则将引起线路阻抗与电感的变化b) 双层PCB的接地线在双层（双面）PCB中，对于数字电路优先使用地格栅/点阵布线，这种布线方式可以减少接地阻抗，接地回路和信号环路。像在单层PCB中，地线和电源线的宽度最少应为1.5mm。另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。,第三部分 印制电路板的布线技术7接地技术,c) 保护环保护环是一种可以将充满噪声的环境（比如射频电流）隔离在环外的接地技术，这是因为在通常的操作中没有电流流过保护环（参见图22）。,第三部分 印制电路板的布线技术,c) 保护环第三部分 印制电路板的布线技术,接地地是电路中的理想参考电位在实际中, 寄生电感和大电流在地线区域引起变化两种常用的接地技巧单点接地,多点接地,第三部分 印制电路板的布线技术,接地 多点接地第三部分 印制电路板的布线技术,第三部分 印制电路板的布线技术,模拟地和数字地数字电路产生很多噪声在单点分别供电和接地,通常是在电源端,VDD,GND,AIN,模拟,数字,模拟,数字,数字供电,数字地,模拟供电,AIN,模拟地,第三部分 印制电路板的布线技术模拟地和数字地VDDGND,d) PCB电容在多层板上，由分离电源面和地面的绝缘薄层产生了PCB电容。在单层板上，电源线和地线的平行布放也将导致这种电容效应。PCB电容的一个优点是它具有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。它等效于一个均匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。,第三部分 印制电路板的布线技术,双面 PCB,d) PCB电容第三部分 印制电路板的布线技术双面 PC,e) 高速电路与低速电路布放高速电路时应使其更接近接地面，而低速电路应使其接近电源面。f) 地的铜填充在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此提供屏蔽和增加去耦能力。但是假如这片铜区是悬空的（比如它没有和地连接），那么它可能表现为一个天线，并将导致电磁兼容问题。,第三部分 印制电路板的布线技术,e) 高速电路与低速电路第三部分 印制电路板的布线技术,g) 多层PCB中的接地面和电源面在多层PCB中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便在整个板上产生一个大的PCB电容。速度最快的关键信号应当临近接地面的一边，非关键信号则布放为靠近电源面。图23给出了一个典型的多层板的布线。,第三部分 印制电路板的布线技术,g) 多层PCB中的接地面和电源面第三部分 印制电路板的,h) 电源要求当电路需要不止一个电源供给时，采用接地将每个电源分离开。但是在单层PCB中多点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线同其他的电源线和地线分隔开（如图24）。这同样有助于避免电源之间的噪声耦合,第三部分 印制电路板的布线技术,h) 电源要求第三部分 印制电路板的布线技术,8布局布线技术以下章节讨论关于PCB布线的一些规则。a) 过孔过孔一般被使用在多层印制电路版中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.8pF的电容到路径。因此，当铺设高速信号通道时，过孔应该被保持到绝对的最小。对于高速的并行线(例如地址和数据线)，如果层的改变是不可避免，应该确保每根信号线的过孔数一样。,第三部分 印制电路板的布线技术,8布局布线技术第三部分 印制电路板的布线技术,第三部分 印制电路板的布线技术,过孔 - 避免在高速信号上每一个过孔的阻抗 2nH & 0.5pF引起阻抗不匹配和信号延迟避免通孔和过孔的集中使电源/接地层有更高的阻抗很多噪声在此区域产生,第三部分 印制电路板的布线技术过孔 - 避免在高速信号上,b) 45度角的路径与过孔相似，直角的路径转动应该被避免，因为它在内部的边缘能产生集中的电场。该场能产生耦合到相邻路径的躁声，因此，当转动路径时全部的直角路径应该采用45度的。 图25是45度路径的一般规则。,第三部分 印制电路板的布线技术,T,3T,45,b) 45度角的路径第三部分 印制电路板的布线技术T3,c) 短截线短截线产生反射，同时也潜在增加波长可分的天线到电路的可能。虽然短截线长度可能不是任何在系统的已知信号的波长的四分之一整数，但是附带的辐射可能在短截线上产生共鸣。因此，避免在传送高频率和敏感的信号路径上使用短截线。,第三部分 印制电路板的布线技术,断桩,c) 短截线第三部分 印制电路板的布线技术断桩,第三部分 印制电路板的布线技术,线宽在整个信号通路保持恒定的线宽任何变化都会引起阻抗的不匹配,第三部分 印制电路板的布线技术线宽,第三部分 印制电路板的布线技术,环路对于高速信号应尽量减小环路的面积尽量减少回路中的噪声,回路,第三部分 印制电路板的布线技术环路回,第三部分 印制电路板的布线技术,通用规则使用去耦电容使用去耦电容!使电源和接地线/层越大越好降低阻抗分离或屏蔽高频线路以减少串扰把所有没有用到的铜箔接地,第三部分 印制电路板的布线技术通用规则,第三部分 印制电路板的布线技术,电源任何电源上的噪声都会窜入到板上的所有电路必须有充足的去耦电容和大电荷储存电容使用有电源层的多层 PCB 板减少环路区和降低阻抗大部分成本敏感的应用都使用单面板或双面板必须在其它采取EMC措施,第三部分 印制电路板的布线技术电源,第三部分 印制电路板的布线技术,I/O 口所有未用的输入端应该用电阻接到 VDD 或 GND (4.7K 到 10K)对于靠近静态信号、复位引脚、中断引脚和振荡器电路的高频输入或输出信号要小心布线在敏感的输入引脚上的耦合电容可以帮助衰减高频噪声,第三部分 印制电路板的布线技术I/O 口,第三部分 印制电路板的布线技术,中断引脚边沿触发中断对噪声很敏感使用电平触发型中断或在 ISR内部采样中断引脚使用端接技术来减少反射,振铃或过冲,以避免错误的中断对于与中断相关的线路/引脚要小心处理以减少串扰,第三部分 印制电路板的布线技术中断引脚,第三部分 印制电路板的布线技术,复位引脚推荐使用一个 1K 的串联电阻来限制由ESD 或EOS 引起的进入MCLR复位脚的总电流推荐使用一个去耦电容来衰减高频噪声推荐使用40K的到VDD的上拉电阻,第三部分 印制电路板的布线技术复位引脚PIC18FXXX,第三部分 印制电路板的布线技术,复位引脚MCLR 同时也是烧写时的 Vpp 引脚如果不使用在线串行编程(ICSP)的话，就加一个到Vdd的二极管以提供额外的ESD保护,第三部分 印制电路板的布线技术复位引脚PIC18FXXX,第三部分 印制电路板的布线技术,振荡器振荡器电路通常具有高阻抗对高频信号串扰或噪声都很敏感可导致频率抖动、超标的占空比或停振建议使用保护接地环,VDD,VSS,OSC1,OSC2,RC0,RC1,RC2,28- 或 40引脚器件,第三部分 印制电路板的布线技术振荡器VDDVSSOSC1,第三部分 印制电路板的布线技术,EMC 保护/预防大部分不期望的情形是由于超限使用微控制器所造成的当器件的线宽缩小时, 它们变得更敏感正确保护微控制器的输入/输出二极管, TVS, 串联电阻, 等等正确保护系统的输入/输出 电缆, 屏蔽, 等等,第三部分 印制电路板的布线技术EMC 保护/预防,软件,周期性的刷新端口查询输入采用令牌传递技术或子程序计数器技术采用看门狗技术已知的复位循环把没有用到的程序空间用 goto $填充计算程序存储器的校验和,软件周期性的刷新端口,