硅集成电路工艺基础要点整理.docx

硅工艺简易笔记第二章 氧化n SiO2作用：a.杂质扩散掩蔽膜和离子注入屏蔽膜b.器件表面保护或钝化膜c. MOS电容的介质材料d. MOSFET的绝缘栅材料e. 电路隔离介质或绝缘介质2.1 SiO2的结构与性质n Si-O4四面体中氧原子： 桥键氧为两个Si原子共用，是多数； 非桥键氧只与一个Si原子联结，是少数；n 无定形SiO2网络强度：与桥键氧数目成正比，与非桥键氧数目成反比。2.2.1 杂质在SiO2中的存在形式1.网络形成者：即替位式杂质，取代Si，如B、P、Sb等。其特 点是离子半径与Si接近。n 族杂质元素：价电子为3，只与3个O形成共价键，剩余1 个O 变成非桥键氧，导致网络强度降低。 n 族杂质元素：价电子为5，与4个O形成共价键，多余1个 价电子与附近的非桥键氧形成桥键氧，网络强度增加。 2.网络改变者：即间隙式杂质，如Na、K、Pb、Ca、 Ba、Al等。 其特点是离子半径较大，多以氧化物形式掺入；结果使非桥键氧增加，网络强度减少。2.2.2 杂质在SiO2中的扩散系数n 扩散系数:DSiO2=D0exp(-E/kT) D0-表观扩散系数（E/kT 0时的扩散系数） E-杂质在SiO2中的扩散激活能n B、P、As的DSiO2比DSi小，Ga、Al的DSiO2比DSi大得多，Na的DSiO2 和DSi都大。2.3.1 硅的热氧化n 定义：在高温下，硅片（膜）与氧气或水汽等氧化剂化学反应生成SiO2。1.干氧氧化：高温下，氧气与硅片反应生成SiO2n 特点速度慢； 氧化层致密，掩蔽能力强； 均匀性和重复性好； 表面与光刻胶的粘附性好，不易浮胶。2.水汽氧化：高温下，硅片与高纯水蒸汽反应生成SiO2n 特点：氧化速度快； 氧化层疏松质量差； 表面是极性的硅烷醇-易吸水、易浮胶。3.湿氧氧化氧气中携带一定量的水汽n 特点：氧化速率介于干氧与水汽之间； 氧化层质量介于干氧与水汽之间；4.掺氯氧化在干氧中掺少量的Cl2、HCl、C2HCl3 （TCE）、 C2H3Cl3 （TCA） 掺氯的作用：吸收、提取大多数有害的重金属杂质及 Na+，减弱Na+正电荷效应。 注意安全：TCE可致癌；TCA高温下可形成光气 （COCl2），俗称芥子气，是高毒物质， 而且TCA会对臭氧造成破坏。2.3.2 热氧化生长动力学，时间常数，反映了初始氧化层对后继热氧化的影响（初始氧化层修正系数）。2.4.1 决定氧化速率常数的因素1.氧化剂分压Bpg ， B/Apg ； （线性关系） 2.氧化温度n 与抛物型速率常数B的关系： B=2DOX C*/N1 Dox =D0 exp(-E/kT) B与氧化温度是指数关系 无论干氧、湿氧，氧化 温度与B/A是指数关系2.4.2 影响氧化速率的其它因素1.硅表面晶向 DOX与Si片晶向无关，ks与Si表面的原子密度 (键密度）成正比； 抛物型速率常数B=2DOX C*/N1，与Si晶向无关； 线性速率常数B/A ks·C*/N1，与Si晶向有关： 因此（111）面的B/A比 （100）面大。 2.杂质硼：在SiO2中是慢扩散，且分凝系数m<1；（m=杂质在Si中的平衡浓度/杂质在SiO2中的平衡浓度）氧化再分布后：大量硼从Si进入SiO2中，使非桥键氧增 加，降低了SiO2的网络强度，导致氧化剂DOX增加， 进而导致抛物型速率常数B明显增加，但B/A无明显 变化。 P: 分凝系数 m>1 氧化再分布后：少量的P分凝到SiO2中，使氧化剂在SiO2中的扩散能力增加不多，因而抛物型速率常数B变化不大；大部分P集中在Si表面，使线性速率常数B/A明显增大。水汽n 干氧中，极少量的水汽就会影响氧化速率；n 水汽会增加陷阱密度。钠n 钠以Na2O的形式进入SiO2中，使非桥键氧增加，氧化剂的扩散能力增加，但SiO2强度下降了。氯n 氯的作用：固定重金属、Na+等杂质；增加Si中的少子寿命；减少SiO2中的缺陷；降低界面态和固定电荷密度；减少堆积层错。2.5 热氧化的杂质再分布n 分凝系数m=杂质在Si中的平衡浓度/杂质在SiO2中的平衡浓度对同一杂质、同一温度条件，在平衡状态下，m是一 个常数。由m可判断在界面处杂质分布的情况。n 四种分凝现象：根据m<1、m>1和快、慢扩散 m<1、 SiO2中慢扩散：B m<1、 SiO2中快扩散：H2气氛中的B m>1、 SiO2中慢扩散：P m>1、 SiO2中快扩散：Gan 影响Si表面杂质浓度的因素： 分凝系数m DSiO2/DSi 氧化速率/杂质扩散速率1. P的再分布（m=10）n CS/CB：水汽>干氧 原因：氧化速率越快，加入 分凝的杂质越多；CS/CB随温度升高而下降。2. B的再分布（m=0.3）n CS/CB：水汽<干氧n CS/CB随温度升高而升高。原因：扩散速度随温度升高而提高，加快了Si表面杂质损耗的补偿。2.6 薄氧化层n ULSI对薄氧化层的要求： 低缺陷密度；好的抗杂质扩散的势垒特性；低界面态密度和固定电荷；热载流子和辐射稳定性； 低成本。n 解决方法：1.预氧化清洗2.改进氧化工艺：高温（>900）快速氧化3.化学改善氧化层工艺：引入Cl、F、N2、NH3、N2O4. CVD和叠层氧化硅第三章 扩 散n 掺杂：将所需的杂质，以一定的方式掺入到半导体基 片规定的区域内，并达到规定的数量和符合要 求的分布。n 扩散：将掺杂气体导入放有硅片的高温炉中，从而达 到将杂质扩散到硅片内的目的。间隙式扩散-杂质在晶格间的间隙中运动（扩散）势垒间隙位置的势能相对极小，相邻两间隙之间 是势能极大位置，必须越过一个势垒Wi。替位式扩散 定义杂质原子从一个晶格点替位位置运动到另一个替位位置。势垒-与间隙式相反，势能极小在晶格位置，间隙处 是势能极大位置，必须越过一个势垒WS。3.2 扩散系数与扩散方程0 振动频率n D0表观扩散系数，即1/kT 0时的扩散系数n E激活能；间隙扩散： E = Wi， 替位扩散： E = Ws+ Wv3.3.1 恒定表面源扩散n 定义: 在扩散过程中，Si片表面的杂质浓度始终 不变（等于杂质在Si中的溶解度）。 例如：预淀积工艺、箱法扩散工艺3.3.2 有限表面源扩散3.3.3 两步扩散工艺n 第一步：在较低温度（800900）下，短时间得 浅结恒定源扩散，即预淀积（预扩散）； 第二步：将预淀积的晶片在较高温度下（1000 1200）进行深结扩散，最终达到所要求 的表面浓度及结深，即再分布（主扩散）。3.4 影响杂质分布的其他因素3.4.2 扩散系数与杂质浓度的关系3.4.3 氧化增强扩散（OED）n 实验结果：P、B、As等在氧化气氛中的扩散增强。3.4.4 发射区推进（陷落）效应n 实验现象：NPN 管的工艺中，发射区下方的内基区B的扩散深度大于发射区(P扩散形成)外的基区扩散深度。3.4.5 二维扩散（横向扩散）n 实际扩散：杂质在垂直Si表面扩散的同时，也进行平行Si表面的横向扩散。扩散层的方块电阻 Rs（R）第四章 离子注入n 离子注入:将带电的、且具有能量的粒子入射到衬 底中的过程。特点：注入温度低:对Si，室温；对GaAs,<400。 （避免了高温扩散的热缺陷；光刻胶，铝等都可作为掩蔽膜。）掺杂数目完全受控:同一平面内的杂质均匀性和重复性在±1；能精确控制浓度分布及结深，特别适合制作高浓度浅结、突变型分布。无污染:注入离子纯度高，能量单一。横向扩散小：有利于器件特征尺寸的缩小。不受固溶度限制:原则上各种元素均可掺杂。注入深度随离子能量的增加而增加。n 缺点：损伤(缺陷)较多:必须退火。设备昂贵，成本高。Ø 基本原理将杂质原子经过离化变成带电的杂质离 子，并使其在电场中加速，获得一定能 量后，直接轰击到半导体基片内，使之 在体内形成一定的杂质分布，起到掺杂 作用。Ø 离子注入三大基本要素： 离子的产生 离子的加速 离子的控制离子注入设备1.离子源2.磁分析器（质量分析器）3.加速器4.偏束板：使中性原子束因直线前进不能达到靶室。5.扫描器：使离子在整个靶片上均匀注入。6.靶室（工作室）4.1 核碰撞和电子碰撞核碰撞（阻止）电子碰撞（阻止）4.2 注入离子分布平均投影射程RP、标准偏差（投影偏差）RPM1注入离子质量， M2靶原子质量峰值浓度（在RP处）NS注入剂量（通过靶表面单位面积注入的离子数）（注意）4.2.2 横向效应横向效应与注入能量成正比；是结深的30-50；窗口边缘的离子浓度是中心 处的50；4.2.3 沟道效应(ion channeling)n 单晶靶：对注入离子的阻挡是 各向异性；n 沟道：在单晶靶的主晶轴方向 呈现一系列平行的通道， 称为沟道。n 沟道效应：离子沿沟道前进，核阻挡作用小，因而射 程比非晶靶远的多。 好处：结较深；晶格损伤小。 不利：难于获得可重复的浓度分布，使用价值小。n 减小沟道效应的途径 注入方向偏离晶体的主轴方向，典型值-70； 淀积非晶表面层（SiO2)； 在表面制造损伤层； 提高靶温； 增大剂量。4.3 注入损伤4.3.3 非晶层的形成随注入剂量的增加，原先相互隔离的损伤区发生重叠，最终形成长程无序的非晶层。n 靶温靶温越高，损伤越轻。第五章 物理气相淀积5.1 真空蒸发的基本原理n 真空蒸发：利用蒸发材料熔化时产生的饱和蒸气压进 行薄膜淀积； 优点：工艺及设备简单，薄膜纯度高、淀积速率快； 缺点：薄膜与衬底附着力小，台阶覆盖差。过程：加热蒸发过程：加热蒸发源（固态），产生蒸气；气化原子或分子在蒸发源与基片之间的输运过程：气化 的原子、分子扩散到基片表面；被蒸发的原子或分子在衬底表面的淀积过程：气化的原 子、分子在表面凝聚、成核、成长、成膜； 5.4 溅射n 原理：气体辉光放电产生等离子体具有能量的离 子轰击靶材靶材原子获得能量从靶表面逸出 (被溅射出)溅射原子淀积在表面。n 特点：被溅射出的原子动能很大，10-50eV（蒸发： 0.1-0.2eV）；故， 还可实现离子注入。n 优点：台阶覆盖好（迁移能力强）。第六章 化学气相淀积n 定义：一种或数种物质的气体，以某种方式激活后，在衬 底发生化学反应，并淀积出所需固体薄膜的生长技术。CVD工艺的特点 1、CVD工艺的温度低，可减轻硅片的热形变，抑制缺 陷的生成，减轻杂质的再分布，适于制造浅结器件及 VLSI；n 2、薄膜的成分精确可控、配比范围大，重复性好；n 3、淀积速率一般高于物理淀积，厚度范围大；n 4、膜的结构完整致密，与衬底粘附好，台阶覆盖性好。6.1.1 CVD的基本过程传输：反应剂从气相(平流主气流区)经附面层（边界层） 扩散到（Si）表面；吸附：反应剂吸附在表面；化学反应：在表面进行化学反应，生成薄膜分子及副产 物；淀积：薄膜分子在表面淀积成薄膜；脱吸：副产物脱离吸附；逸出：脱吸的副产物和未反应的反应剂从表面扩散到气 相(主气流区)，逸出反应室。6.1.3 Grove模型hg-气相质量转移系数ks-表面化学反应速率Cs = Cg/(1+ks/hg)两种极限：a. hg >> ks时， Cs Cg ，n 反应控制；b. hg << ks时， Cs 0，n 扩散控制；n Grove模型一般表达式： G=kshg/(ks+hg)(CT/N1)Y，（Cg=YCT） n 两个结论： a.G与Cg(无稀释气体）或Y（有稀释气体）成正比； b.当Cg或Y为常数时，G由ks 、hg中较小者决定：n hg >> ks，G=（CTksY)/N1 ，反应控制；hg << ks，G=（CThgY)/N1 ，扩散控制；n 影响淀积速率的因素主气体流速Um 结论：扩散控制的G与Um1/2成正比淀积速率与温度的关系n 低温下，hg>> ks， 反应控制过程，故 G与T呈指数关系；n 高温下，hg<< ks， 质量输运控制过程， hg对T不敏感，故 G趋于平稳。6.2.4 CVD技术1. APCVD（常压 CVD ）n 定义：气相淀积在1个大气压下进行；n 淀积机理：气相质量输运控制过程。n 优点：淀积速率高（100nm/min）；操作简便；n 缺点：均匀性差；台阶覆盖差； 易发生气相反应，产生微粒污染。n 可淀积的薄膜：Si外延薄膜；SiO2、poly-Si、Si3N4薄 膜。2. LPCVD（低压 CVD ）n 定义：在27270Pa压力下进行化学气相淀积。n 淀积机理：表面反应控制过程。n 优点：均匀性好（±35，APCVD： ±10）； 台阶覆盖好；效率高、成本低。n 缺点：淀积速率低；温度高。n 可淀积的薄膜： poly-Si、 Si3N4 、 SiO2、PSG、 BPSG、W等。3. PECVD（等离子体增强CVD）n 定义: RF激活气体分子（等离子体）,使其在低温 （室温）下发生化学反应，淀积成膜。n 淀积机理：表面反应控制过程。n 优点：温度低（200350）；更高的淀积速率；附着 性好；台阶覆盖好；电学特性好；n 缺点：产量低；n 淀积薄膜：金属化后的钝化膜（ Si3N4 ）；多层布 线的介质膜（ Si3N4 、SiO2）。6.3.2 CVD多晶硅n 工艺：LPCVD热分解（通常主要采用）；气体源：气态SiH4；总反应式： SiH4（吸附) = Si（固体)+2H2(g)n 特点： 与Si及SiO2的接触性能更好； 台阶覆盖性好。n 缺点： SiH4易气相分解。n 用途：欧姆接触、栅极、互连线等材料。6.4.1 CVD SiO2的方法1. 低温CVD 气态硅烷源 n 硅烷和氧气： APCVD、LPCVD、PECVD n 硅烷和N2O（NO） ：PECVDn 优点：温度低；反应机理简单。n 缺点：台阶覆盖差。 液态TEOS源：PECVDn 淀积机理： Si(OC2H5)4+O2 250-425 SiO2+H2O+CXHYn 优点：安全、方便；厚度均匀；台阶覆盖好。n 缺点：SiO2膜质量较热生长法差； SiO2膜含C、有机原子团。2. 中温LPCVD SiO2n 温度：680-730n 化学反应：Si(OC2H5)4 SiO2+2H2O+4C2H4n 优点：较好的保形覆盖； 缺点：只能在Al层淀积之前进行。6.5 CVD Si3N4n Si3N4薄膜的用途： 最终钝化膜和机械保护层； 掩蔽膜：用于选择性氧化； DRAM电容的绝缘材料； MOSFETs中的侧墙； 浅沟隔离的CMP停止层。第七章 外延Ø 定义：在单晶衬底上，按衬底晶向生长一层新的单 晶薄膜的工艺技术。n 应用 双极器件与电路： 轻掺杂的外延层较高的击穿电压； 重掺杂的衬底降低集电区的串联电阻。 CMOS电路： 避免了闩锁效应：降低漏电流。Ø 外延的分类 按工艺分类：n 气相外延（VPE）：硅的主要外延工艺；n 液相外延（LPE）：-化合物的外延；n 固相外延（SPE）：离子注入退火过程；n 分子束外延（MBE，Molecular Beam Epitaxy）7.1.2 外延生长模型Ø 生长步骤 传输：反应物从气相经边界层转移到Si表面； 吸附：反应物吸附在Si表面； 化学反应：在Si表面进行化学反应，得到Si及副产物； 脱吸：副产物脱离吸附； 逸出：脱吸的副产物从表面转移到气相，逸出反应室； 加接：生成的Si原子加接到晶格点阵上，延续衬底晶向；n 生长特征：横向二维的层层生长。（注意与CVD区分）7.1.3 化学反应H2还原SiCl4体系n 生长总反应：SiCl4 + 2H2 Si(s)+4HCl(g)7.1.4 生长速率与温度的关系B区为高温区，外延生长为质量运输（扩散控制），外延一般选用此区，优点：1.对于温度的控制精度要求不是太高 2.高温区外延时，硅原子具有很强的迁移能力，易生成单晶A区为低温区，外延生长为反应控制7.1.5 生长速率与反应剂浓度的关系BA注意：氯硅烷氢还原法外延层生长速度主要受两个因素控制，一是释放硅原子速度，二是释放的硅原子在衬底生成单晶外延层的速度。A点之前，释放速度<生长速度；A、B点之间，释放速度>生长速度，B点以后多的氯硅烷开始产生腐蚀效应。7.1.6 生长速率v与气体流速U的关系n SiCl4外延温度：1200，输运控制； n 故，v随U的增大而增加。7.2 外延层的杂质分布7.2.2 扩散效应n 扩散效应：衬底杂质与外延层杂质相互扩散，导致界 面处杂质再分布；7.2.3 自掺杂效应（非故意掺杂）n 定义：衬底杂质及其他来源杂质非人为地掺入外延层。7.3 低压外延（5-20kPa）n 低压作用：减小自掺杂效应；n 优点：n 杂质分布陡峭；n 厚度及电阻率的均匀性改善；n 外延温度随压力的降低而下降；n 减少了埋层图形的畸变和漂移；7.4 选择性外延n SEG ：在特定区域有选择地生长外延层；n 原理：Si在SiO2或Si3N4上很难核化成膜；n 选择性：特定区域；硅源。n 硅源的选择性顺序：SiCl4>SiHCl3>SiH2Cl2>SiH4；7.6 SOS及SOI技术SOI技术的特点与优势n 1速度高 ：在相同的特征尺寸下，工作速度可提高n 30-40； n 2功耗低： 在相同的工作速度下，功耗可降低n 50 - 60； n 3特别适合于小尺寸器件；n 4特别适合于低压、低功耗电路；n 5集成密度高 ： 封装密度提高约40；n 6低成本： 最少少用三块掩模版，减少13%-20% n （30）的工序；n 7耐高温环境： 工作温度300-500；n 8抗辐照特性好： 是体硅器件的50-100倍。7.7 分子束外延（MBE）n 原理：在超高真空下，利用薄膜组分元素受热蒸发所 形成的原子或分子束，直接射到衬底表面，形 成外延层。n 应用：元素半导体Si、Ge 化合物半导体-GaAs、GaN、SiGen MBE的特点： 温度低； 生长速度低； 化学组成及掺杂浓度精确可控； 厚度可精确控制到原子级；第八章 光刻与刻蚀工艺n 光刻：通过光化学反应，将光刻版（mask）上的图形 转移到光刻胶上。n 刻蚀：通过腐蚀，将光刻胶上图形完整地转移到Si片上n 光刻三要素： 光刻机 光刻版（掩膜版） 光刻胶8.1 光刻工艺流程n 主要步骤： 涂胶、前烘、曝光、显影、 坚膜、刻蚀、去胶。n 两种基本工艺类型：负性光刻和正性光刻。8.1.1 涂胶1.涂胶前的Si片处理(以在SiO2表面光刻为例)n SiO2:亲水性；光刻胶：疏水性；脱水烘焙:去除水分HMDS：增强附着力2.涂胶对涂胶的要求：粘附良好，均匀，薄厚适当n 胶膜太薄针孔多，抗蚀性差；n 胶膜太厚分辨率低（分辨率是膜厚的58倍）8.1.2 前烘作用：促进胶膜内溶剂充分挥发，使胶膜干燥； 增加胶膜与SiO2 （Al膜等）的粘附性及耐磨性。影响因素：温度，时间。8.1.3 曝光： 光学曝光、X射线曝光、电子束曝光光学曝光紫外，深紫外）光源：n 高压汞灯：产生紫外(UV）光， 光谱范围为350 450nm。n 准分子激光器：产生深紫外(DUV）光， 光谱范围为180nm330nm。）曝光方式 a.接触式：硅片与光刻版紧密接触。 b.接近式：硅片与光刻版保持5-50m间距。 c.投影式电子束曝光： 几十100Å；n 优点： 分辨率高； 不需光刻版（直写式）；n 缺点：产量低；邻近效应由于背散射使大面积的光刻胶层发生程度不同的曝光，导致大面积的图形模糊，造成曝光图形出现畸变。n 减小邻近效应的方法：减小入射电子束的能量，或采用低原子序 数的衬底与光刻胶。X射线曝光 2 40Å ，软X射线；X射线曝光的特点：分辨率高，产量大。缺点：存在图形的畸变(半影畸变和几何畸变)。8.1.4 显影作用：将未感光的负胶或感光的正胶溶解去除，显现 出所需的图形。 显影液：专用影响显影效果的主要因素： ）胶膜的厚度； ）前烘的温度与时间； ）曝光时间； ）显影液的浓度； ）显影液的温度； 显影时间适当n t太短：可能留下光刻胶薄层阻挡腐蚀SiO2(金属） 氧化层“小岛”。n t太长：光刻胶软化、膨胀、钻溶、浮胶 图形边缘破坏。8.1.5 坚膜作用：使软化、膨胀的胶膜与硅片粘附更牢； 增加胶膜的抗蚀能力。方法）恒温烘箱：180200，30min；）红外灯：照射10min，距离6cm。温度与时间）坚膜不足：腐蚀时易浮胶，易侧蚀；）坚膜过度：胶膜热膨胀翘曲、剥落 腐蚀时易浮胶或钻蚀。 若T>300：光刻胶分解，失去抗蚀能力。8.1.6 腐蚀（刻蚀）对腐蚀液（气体）的要求： 既能腐蚀掉裸露的SiO2（金属），又不损伤光刻胶。腐蚀的方法)湿法腐蚀：腐蚀剂是化学溶液。 特点：各向同性腐蚀。)干法腐蚀：腐蚀剂是活性气体，如等离子体。 特点：分辨率高；各向异性强。8.1.7 去胶湿法去胶n 无机溶液去胶：H2SO4（负胶）；n 有机溶液去胶：丙酮（正胶）；干法去胶：O2等离子体；8.2 分辨率n 分辨率R表征光刻精度 光刻时所能得到的光刻图形的最小尺寸。 影响R的主要因素：曝光系统（光刻机）： X射线（电子束）的R高于紫外光。光刻胶：正胶的R高于负胶；其他：掩模版、衬底、显影、工艺、操作者等。8.3 光刻胶的基本属性8.3.1 对比度n 表征曝光量与光刻胶留膜率的关系； 以正胶为例n 临界曝光量D0：使胶膜开始溶解所需最小曝光量；n 阈值曝光量D100：使胶膜完全溶解所需最小曝光量；8.3.3 光敏度S 完成所需图形的最小曝光量；8.3.4 抗蚀能力n 表征光刻胶耐酸碱（或等离子体）腐蚀的程度。8.6 紫外光曝光8.6.4 接近式曝光n 硅片与光刻版保持5 50m间距。n 优点：光刻版寿命长。n 缺点：光衍射效应严重-分辨率低 （线宽>3m）。8.6.5 接触式曝光n 硅片与光刻版紧密接触。n 优点：光衍射效应小，分辨率高。n 缺点：对准困难，掩膜图形易损伤，成品率低。8.6.6 投影式曝光n 利用光学系统，将光刻版的图形投影在硅片上。n 优点：光刻版不受损伤，对准精度高。n 缺点：光学系统复杂，对物镜成像要求高。n 用于3m以下光刻。8.7 掩模版（光刻版）的制造基版材料：玻璃、石英。 要求：透光度高，热膨胀系数与掩膜材料匹配。掩膜材料： 金属版（Cr版）：Cr2O3抗反射层/金属Cr / Cr2O3基层 特点：针孔少，强度高，分辨率高。乳胶版卤化银乳胶 特点：分辨率低（2-3 m），易划伤。8.7.4 移相掩模（PSM）n PSM：Phase-Shift Maskn 作用：消除干涉，提高分辨率；n 原理：利用移相产生干涉，抵消图形边缘的光衍射效应。8.10 ULSI对图形转移的要求8.11 湿法刻蚀n 特点：各相同性腐蚀。n 优点：工艺简单，腐蚀选择性好。n 缺点：钻蚀严重（各向异性差），难于获得精细图形。衬底膜胶 （刻蚀3m以上线条）n 刻蚀的材料：Si、SiO2、Si3N4；8.12 干法腐蚀n 优点： 各向异性腐蚀强； 分辨率高； 刻蚀3m以下线条。n 类型：等离子体刻蚀：化学性刻蚀；溅射刻蚀：纯物理刻蚀；反应离子刻蚀（RIE）：结合 、；1.等离子体刻蚀原理 a.产生等离子体:刻蚀气体经辉光放电后，成为具有很强化学活性的离子及游离基-等离子体。b.等离子体活性基团与被刻蚀材料发生化学反应。n 特点：选择性好； 各向异性差。2.溅射刻蚀原理a.形成能量很高的等离子体；b.等离子体轰击被刻蚀的材料， 使其被撞原子飞溅出来，形成刻蚀。n 特点：各向异性好；选择性差。n 刻蚀气体：惰性气体；3.反应离子刻蚀原理 同时利用了溅射刻蚀和等离子刻蚀机制；n 特点：各向异性和选择性兼顾。n 刻蚀气体：与等离子体刻蚀相同。第九章 金属化与多层互连9.2 Al的应用9.2.1 铝膜的制备方法n 要求：污染小，淀积 速率快，均匀性、 台阶的覆盖好n 方法：真空蒸发法(电阻丝或电子束加热) 溅射法(目前的主流，质量好)9.2.4 Al/Si接触的改善Al-掺杂多晶Si 双层金属化结构典型工艺： 重磷（砷）掺杂多晶硅薄膜。优点：抑制铝尖楔； 抑制p+-n结； 作为掺杂扩散源。Al-阻挡层结构9.2.5 电迁移现象及其改进方法电迁移：大电流密度下发生质量（离子）输运。现象：在阳极端堆积形成小丘或须晶，造成电极间短路； 在阴极端形成空洞，导致电极开路。机理：在大电流密度作用下，导电电子与铝金属离子发生 动量交换，使金属离子沿电子流方向迁移。改进电迁移的方法a.“竹状”结构：晶粒间界垂直电流方向。b.Al-Cu合金和Al-Si-Cu合金：Cu等杂质的分凝降低Al在晶粒间界 的扩散系数。c.三层夹心结构： 两层Al之间加一层约500Å的金属过渡层， 如Ti、Hf、Cr、Ta。d.新的互连线：Cu9.3 Cu及低K介质n 问题的引出： 互连线延迟随器件尺寸的缩小而增加；亚微米尺寸，互连延迟大于栅（门）延迟。9.3.5 Cu的淀积解决：大马士革镶嵌工艺工艺流程在低K介质层上刻蚀出Cu互连线用的沟槽；9.5 VLSI与多层互连9.5.1 多层互连对VLSI的意义1.使集成密度大大增加，集成度提高；2.使单位芯片面积上可用的互连线面积大大增加；3.降低互连延迟：有效降低了互连线长度；使所有互连线接近于平均长度；降低连线总电容随连线间隔缩小而增加的效应；减少了连线间的干扰，提高了频率；加快了整个系统工作速度。4. 降低成本（目前Cu互连可高达10层）