数字电路组合逻辑电路ppt课件.ppt
第四章 组合逻辑电路,4.1 概述 4.2 组合逻辑电路的分析方法和设计方法4.3 若干常用组合逻辑电路4.4 组合逻辑电路中的竞争-冒险现象,4.1概 述,组合逻辑电路的特点,组合逻辑电路：任何时刻，输出状态只决定于同一时刻的输入状态的组合，而与电路原来状态无关的的逻辑电路。,4.2.1 组合逻辑电路的分析方法分析步骤：1. 由逻辑图逐级写出各输出端的逻辑表达式2. 化简（最简与或式）和变换各逻辑表达式3. 列出真值表4. 根据真值表和逻辑表达式对电路进行分析，并确定电路的功能,4.2 组合逻辑电路的分析方法和设计方法,4.2.2 组合逻辑电路的设计过程,设计步骤： 1.逻辑抽象:分析问题的因果关系，确定输入输出变量,定义输入输出逻辑状态的含义 2.列真值表 3.从真值表表写逻辑表达式 4.化简或变换表达式 5.画逻辑电路图,1.设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,2.用与非门设计四变量的多数表决电路。当输入变量A，B，C，D有3个或3个以上为1时输出为1，输入为其他状态时输出为0.,3.交通信号灯的正常工作状态与故障状态,4.设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。,4.3.1 编码器编码：将一组信号按一定规律编码，每一组代码都有确定的含义。编码器：实现编码功能的逻辑电路。,一、普通编码器任何时刻只允许输入一个编码信号，否则输出将发生混乱。,4.3 若干常用组合逻辑电路,3位二进制（8线3线）编码器,二、优先编码器 在优先编码器电路中，允许同时输入两个以上的编码信号。 不过在设计优先编码器是已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。,8线3线优先编码器74LS148的逻辑图,功能分析：1.S片选端（选通输入端）S=0时，正常工作；S=1时，所有输出为高电平。2.YS无编码指示端（选通输出端）YS=0时，表示电路工作，但无编码输入；YS=1，且S=0时，表示电路工作且有编码。3.YEX扩展端YEX=0时，表示电路工作，且有编码输入；YEX=1，且S=0时，表示电路工作但无编码。,用两片74LS148接成的16线4线优先编码器,二十进制优先编码器74LS147的逻辑图,4.3.2 译码器译码：将具有特定含义的输入代码转换成相应的输出信号译码器：实现译码功能的逻辑电路。译码器主要有二进制、二十进制等。,3位二进制（3线8线）译码器的框图,1.二进制译码器输入：二进制代码；输出：与代码一一对应的高低电平信号。,用二极管与门阵列组成的3线8线译码器,用与非门组成的3线8线译码器74LS138,用两片74LS138接成的4线16线译码器,2.二十进制译码器74LS42,3.显示译码器（1）半导体数码管BS201A （a）外形图 （b）等效电路,（2） 液晶显示器的结构及符号（a）未加电场时 （b）加电场以后 （c）符号,BCD七段显示译码器7448的逻辑图,3.用二进制译码器实现组合逻辑函数（一）基本原理（1）二进制译码器的特点功能特点：二进制译码器的输出端提供了输入变量的全部最小项。电路结构特点：译码器的基本电路是由与门组成的阵列。（2）组合逻辑函数的标准与非与非式,（二）基本步骤（1）选择集成二进制译码器函数变量数与译码器输入二进制代码位数相等。（2） 写出函数的标准与非与非式（3） 确认译码器和与非门输入信号的表达式 （4）画连线图例：74LS138：3线8线,4.3.3 数据选择器,输入数据,选择控制信号,在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。,采用CMOS传输门结构的数据选择器CC14539,双4选1数据选择器74LS153,用两个4选1数据选择器接成的8选1数据选择器,用数据选择器实现组合逻辑函数（一）基本原理1.数据选择器输出信号逻辑表达式的一般形式2.数据选择器输出信号逻辑表达式的主要特点具有标准与或表达式的形式；提供了地址变量的全部最小项；一般情况下，Di可当成一个变量处理；受选通信号控制。3.组合逻辑函数的标准表达形式,（二）基本步骤 1. 确定应选用的数据选择器 2.根据n=k-1或n=k确定数据选择器的类型和型号，n是选择器地址码，k是函数的变量个数。 3.写逻辑表达式 写出函数的标准与或表达式和选择器输出信号的表达式。 4.求选择器输入变量的表达式 5.画连线图,应用举例:74LS151八选一；74LS153双四选一；74LS150十六选一,1.画出用数据选择器实现函数Y=AB+BC+CA的连线图.例4.3.5 试用4选1数据选择器实现交通信号灯监视电路。例4.3.6 试用8选1数据选择器产生三变量逻辑函数,4.3.4 加法器一、1位加法器（一）半加器 半加器:半加器是不考虑低位进位的一位二进制加法器。,半加器（a）逻辑图 （b）符号,（二）全加器全加器是考虑了低位进位的一位二进制加法器,双全加器74LS183 （a）1/2逻辑图 （b）图形符号,4位串行进位加法器 把全加器的进位输出接下一位全加器的进位输入，可构成多位加法器。,对于串行4位加法器，从数据给出到得出结果，约需4个全加器的延时，因为高位的加运算只有在低位运算结果（进位输出）得出后才能进行，所以速度较慢。,4位超前进位加法器74LS283 的逻辑图,实际上，加法电路中各位的进位信号由专门的进位信号产生电路（进位门）同时产生。 只要各位数据和最低位进位同时输入，各位之间的进位信号与和就能同时产生。,3.2.2 数值比较器一、1位数值比较器,二、4位数值比较器 多位二进制比较，如果高位已比较出“”或“”, 低位不需要进一步比较, 否则要进一步比较低位数据。,4位数值比较器CC14585的逻辑图,将两片CC14585 接成8位数值比较器,YAB=YA=B+YAB,三、集成数值比较器,4.4 组合逻辑电路中的竞争冒险现象4.4.1 竞争冒险现象及其成因,由于竞争而产生的尖峰脉冲,将门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象称为竞争由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险。竞争-冒险产生的原因：1.信号A、B不可能突变，状态改变要经历一段极短的过渡时间。2.信号A、B改变状态的时间有先有后，因为它们经过的传输路径长短不同，门电路的传输时间也不可能完全一样。,2线4线译码器中的竞争冒险现象 （a）电路图 （b）电压波形图,同一输入变量经不同途径到达输出门的情况（m、n 均为正整数）,4.4.2 检查竞争冒险现象的方法,在输入变量每次只有一个改变状态的情况下，可以通过逻辑函数式判断组合逻辑电路是否有竞争冒险现象的存在。,这种方法虽然简单，但局限性太大，因为多数情况下输入变量都有两个以上同时改变状态的可能性。如果输入变量的数目有很多，就更难从逻辑函数式上简单地找出所有竞争-冒险现象的情况了。,4.4.3 消除竞争冒险现象的方法（a）电路接法 （b）电压波形,用增加冗余项消除竞争冒险,当竞争冒险是由单个变量改变状态引起时，则可用增加冗余项的方法予以消除。,
