第六章 任意进制计数器的构成3、寄存器课件.ppt
数字电子技术基础,阎石主编（第五版）,信息科学与工程学院基础部,1,异步复位法（异步置零）,利用异步复位端 ，跳过多余状态，实现任意进制计数。,四、任意进制计数器的构成方法,1. MN的情况,a. 置零法（复位法）,2,b. 置数法：,6.3.2 计数器,置数法的应用可以分三种情况:（现有N进制计数器，构成M进制）,取前M种状态,取中间M种状态,取后M种状态,3,如果要求实现的进制M超过单片计数器的计数范围时， 必须将多片计数器级联，才能实现M进制计数器。,2. MN的情况,4,（2）当M为素数时，不能分解为M1和M2，采用整体清0/整体置数方式。,首先将两片N进制计数器按串行进位方式或并行进位方式联成NN M 进制计数器，再按照MN的置零法和置数法构成M进制计数器。此方法适合任何M进制（可分解和不可分解）计数器的构成。,5,【例】用74160实现100进制计数器。,(1) 并行进位，M=100=10*10。,C,6,【例】用74160实现100进制计数器。,(2) 串行进位，M=100=10*10。,为什么进位端要加一个反相器？不加会有什么结果？,7,C,为什么进位端要加一个反相器？不加会有什么结果？,8,【例】用74160实现24进制计数器。,整体置零法（并行）,M=24，在SM=S24=0010 0100处反馈清零。,1,1,9,【例】用74160实现24进制计数器。,整体置零法（串行）,M=24，在SM=S24=0010 0100处反馈清零。,10,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：用整体法先将两片74LS161构成256进制（1616进制），该256进制计数器实际为二进制计数器(28),6.3.2 计数器,注意！,故若由74LS161构成53进制计数器，先要将53化成二进制数码，再根据整体置数法或整体置零法实现53进制。,11,转换过程：,(53)D=( )B,例：,11 0101,商为0,12,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码,6.3.2 计数器,（53)D（110101)B,（0011 0101)B,（1）整体置零法实现53进制。（M=53）,13,利用整体置零法由74LS161构成53进制加法计数器如图所示。,实现从0000 0000到0011 0100的53进制计数器,十进制数53对应的二进制数为0011 0101,1 0 1 0,1 1 0 0,14,【例】试利用置零法和置数法由两片74LS161构成53进制加法计数器。,解：若由74LS161构成53进制计数器，其构成的256进制实际为二进制计数器(28),故先要将53化成二进制数码,6.3.2 计数器,（53)D（110101)B,（0011 0101)B,（2）整体置数法实现53进制。(M=53),15,利用整体置数法由74LS161构成53进制加法计数器如图所示。,实现从0000 0000到0011 0100的53进制计数器,十进制数53对应的二进制数为0011 0101,0 0 1 0,1 1 0 0,16,6.3 若干常用的时序逻辑电路,6.3.1 寄存器和移位寄存器,可寄存一组二进制数码的逻辑部件，叫寄存器，是由触发器构成的，只要有置位和复位功能，就可以做寄存器，如基本SR锁存器、D触发器、JK触发器等等。,一个触发器可以存储1位二进制代码，故存储N位二进制代码需要N个触发器。,17,根据存放数码的方式不同分为并行和串行两种：并行方式就是将寄存的数码从各对应的输入端同时输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中。,根据取出数码的方式不同也可分为并行和串行两种：并行方式就是要取出的数码从对应的各个输出端上同时出现；串行方式是被取出的数码在一个输出端逐位输出；,根据有无移位功能寄存器也常分为数码寄存器和移位寄存器。,分类：,18,寄存器应用举例：,(1) 运算中存贮数码、运算结果。(2) 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。,寄存器与存储器有何区别?,寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）,19,一 、寄存器（数码寄存器）,6.3.1 寄存器和移位寄存器,74LS75是由同步SR触发器构成的D触发器构成的，电路图如图所示。在CLK1期间，输出会随D的状态而改变,20,RD为清零端,并行输入/并行输出方式。,74HC175为由CMOS边沿触发器构成的4位寄存器，其逻辑电路如图所示。,D0 D3为并行数据输入端；,CLK为寄存脉冲输入端,在CLK时，将D0 D3数据存入，与此前后的D状态无关，而且有异步置零（清零）功能。,6.3.1 寄存器和移位寄存器,21,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,二、移位寄存器（代码在寄存器中左/右移动）,22,由D触发器构成的4位移位寄存器（右移）：,因为触发器有传输延迟时间tpd，所以在CLK到达时，各触发器按前一级触发器原来的状态翻转。,其中DI为串行输入端， DO为串行输出端，Q3 Q0为并行输出端，CLK为移位脉冲输入端,23,0,X,D=1011,0 0 0 0,1,1,1,0,0,0,0,0,2,0,1,0,0,0,1,3,1,0,1,0,0,1,4,1,1,0,1,0,1,1,1,0,移位寄存器的工作原理,24,右移串行输入,左移串行输入,并行输入,工作方式控制,并行输出,74LS194A可实现串入串出串入并出并入并出并入串出四种功能。,异步清零,器件实例：双向移位寄存器74LS194A,25,26,图6.3.6,用两片74LS194接成8位双向移位寄存器,1、扩展应用（4位 8位）,三 寄存器的应用实例,27,用双向移位寄存器74LS194A组成节日彩灯控制电路,S1=0,S0=1右移控制,CLK,Q=0时LED亮,清0按键,28,用双向移位寄存器74LS194A组成节日彩灯控制电路,S1=0,S0=1右移控制,CLK,Q=0时LED亮,清0按键,29,t1 t 2 t3 t4,P276 例6.3.1,Y=M*8+N*2,低位输出,高位输出,30,其反馈电路的表达式为,移位寄存器型计数器的结构可表示为图所示的框图形式。,6.3.2 计数器,环形计数器是反馈函数中最简单的一种，其D0=Q3,五 、移位寄存器型计数器,31,1.环形计数器（P305）,电路如图所示，将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移。,6.3.2 计数器,32,设初态为Q0Q1Q2Q3=1000,则其状态转换图为,6.3.2 计数器,注：此电路有几种无效循环，而且一旦脱离有效循环，则不会自动进入到有效循环中，故此环形计数器不能自启动，必须 将电路置到有效循环的某个状态中。,33,6.3.2 计数器,加了反馈逻辑电路的能自启动的环形计数器的电路,其状态方程为,34,则可画出它的状态转换图为,6.3.2 计数器,有效循环,1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。,35,环扭形计数器（也叫约翰逊计数器），其D0=Q3,6.3.2 计数器,其状态转换图为,此电路不能自启动！,2. 扭环形计数器,36,为了实现自启动，则将电路修改成如图所示电路。,6.3.2 计数器,37,其状态转换表为,6.3.2 计数器,38,6.3.2 计数器,a. n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍;b. 在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争冒险现象;c. 虽然扭环型计数器的电路状态的利用率有所提高，但仍有(2n2n )个状态没有利用。,扭环型计数器的特点,39,六、计数器的应用,1. 用计数器实现顺序脉冲发生器（P311）,顺序脉冲发生器(节拍发生器)是把输入的脉冲序列变换成一组在时间上有一定先后顺序出现的脉冲信号的电路.可由计数器和译码器组合而成.,在一些数字系统中，有时需要系统按照事先规定的顺序进行一系列的操作，这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，能产生这种信号的电路就是顺序脉冲发生器。,40,41,在数字信号的传输和数字系统的测试中，有时会用到一组特定的串行数字信号，如00010111（时间顺序为由左而右）等，这种串行数字信号叫做序列信号。序列信号发生器是能够循环产生一组或多组序列信号的时序电路，它可以用计数器和数据选择器实现，也可采用带反馈逻辑电路的移位寄存器构成。,六、计数器的应用,2.序列信号发生器,42,00010111,（时间顺序为由左而右）,43,序列信号输出为 00110111,44,六、计数器的应用,3. 用计数器实现数字频率计,45,六、计数器的应用,3. 用计数器实现数字频率计,
