余孟尝数字电子技术基础简明教程(第三版)ppt课件.ppt

第一章 逻辑代数与EDA技术的基础知识,传递、处理模拟 信号的电子电路,传递、处理数字信号的电子电路,数字电路中典型信号波形,一、数字电路与数字信号,二、数字电路特点,数制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称数制。,基 数：进位制的基数，就是在该进位制 中可能用到的数码个数。,三、几种常用的数制,位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这 一位的权数。权数是一个幂。,N进制数的一般表的形式：DN=KiNi 按权展开式,(101.11)2 122 021120121122 (5.75)10,(2A.7F)16 216110160716115162(42.4960937)10,1.500 1,整数0.750 0,1. 各种数制转换成十进制,2. 十进制转换为二进制,例 将十进制数 (26.375)10 转换成二进制数,26,6 1,3 0,1 1,0 1,2,(26 )10 = (11010 ) 2,2,2,1.000 1,.375,2,2,2,2,0.375,2,一直除到商为 0 为止,余数 13 0,按权展开求和,整数和小数分别转换 整数部分：除 2 取余法 小数部分：乘 2 取整法,读数顺序,读数顺序,.011,四、不同数制间的转换,每位八进制数用三位二进制数代替，再按原顺序排列。,八进制二进制,3. 二进制与八进制间的相互转换,二进制八进制,(11100101.11101011)2 = (345.726)8,(745.361)8 = (111100101.011110001)2,补0,(11100101.11101011)2 = ( ? )8,11100101.11101011,0,0,从小数点开始，整数部分向左 (小数部分向右) 三位一组，最后不足三位的加 0 补足三位，再按顺序写出各组对应的八进制数 。,补0,11,100,101,111,010,11,一位十六进制数对应四位二进制数，因此二进制数四位为一组。,4. 二进制和十六进制间的相互转换,(10011111011.111011)2= (4FB.EC)16,(3BE5.97D)16 = (11101111100101.100101111101)2,补 0,(10011111011.111011)2 = ( ? )16,10011111011.111011,0,0,0,补 0,100,1111,1011,1110,11,五、几种常用的编码,我们常用的数字1、2、39、0 通常有两大用途：表示大小： 10000（一万）， 8848米。表示编码：000213班， 8341部队。 我们习惯使用十进制，而计算机硬件是基于二进制的，因此需要用二进制编码表示十进制的09十个码元, 即BCD (Binary Coded Decimal) 码。至少要用四位二进制数才能表示09，因为四位二进制有16种组合. 现在的问题是要在16种组合中挑出10个，分别表示 09，怎么挑呢？不同的挑法构成了不同的BCD码。,用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 BCD码。,2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。,逻辑代数：用于描述客观事物逻辑关系的数学工具，又称布尔代数 (Boole Algebra)或开关代数。,逻辑：,事物因果关系的规律,逻辑函数: 逻辑自变量和逻辑结果的关系,逻辑变量取值：0、1 分别代表两种对立的状态,另一状态,高电平,低电平,真,假,是,非,有,无,1,0,0,1,1. 1 逻辑代数基本概念、公式和定理,1. 1. 1 基本和常用逻辑运算,一、三种基本逻辑运算,1. 基本逻辑关系举例,功能表,灭,灭,灭,亮,断,断,断,合,合,断,合,合,与逻辑关系,（1）电路图：,或逻辑关系,功能表,灭,亮,亮,亮,断,断,断,合,合,断,合,合,非逻辑关系,亮,灭,断,合,功能表,（2）真值表：,经过设定变量和状态赋值后，得到的反映输入变量与输出变量之间因果关系的数学表达形式。,功能表,与逻辑关系,真值表,（Truth table）,功能表,功能表,真值表,或逻辑关系,非逻辑关系,真值表,与逻辑：,当决定一事件的所有条件都具备时，事件才发生的逻辑关系。,（3）三种基本逻辑关系：,或逻辑：,决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。,非逻辑：,只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。,二、逻辑变量与逻辑函数及常用复合逻辑运算,1. 逻辑变量与逻辑函数,在逻辑代数中，用英文字母表示的变量称为逻辑变量。在二值逻辑中，变量的取值不是 1 就是 0 。,逻辑函数：,如果输入逻辑变量 A、B、C 的取值确定之后，输出逻辑变量 Y 的值也被唯一确定，则称 Y 是 A、B、C 的逻辑函数。并记作,原变量和反变量：,字母上面无反号的称为原变量，有反号的叫做反变量。,逻辑变量：,真值表,逻辑函数式,与门（AND gate),逻辑符号,（1）与运算：,2. 基本逻辑运算,有 0 出 0；全 1 出 1,（2）或运算：,或门（OR gate),真值表,逻辑函数式,逻辑符号,（3）非运算：,真值表,逻辑函数式,逻辑符号,非门（NOT gate),有 1 出 1；全 0 出 0,(1) 与非运算 (NAND),(2) 或非运算 (NOR),(3) 与或非运算 (AND OR INVERT),(真值表略),1,1,1,0,0 0,0 1,1 0,1 1,1,0,0,0,3. 几种常用复合逻辑运算,Y1、Y2 的真值表,(4) 异或运算(ExclusiveOR),(5) 同或运算(ExclusiveNOR),(异或非),0,1,1,0,0 0,0 1,1 0,1 1,= AB,1,0,0,1,0 0,0 1,1 0,1 1,三、基本和常用逻辑运算的逻辑符号,曾用符号,美国符号,国标符号,国标符号,曾用符号,美国符号,或：,0 + 0 = 0,1 + 0 = 1,1 + 1 = 1,与：,0 0 = 0,0 1 = 0,1 1 = 1,非：,二、变量和常量的关系(变量：A、B、C),或：,A + 0 = A,A + 1 = 1,与:,A 0 = 0,A 1 = A,非：,1. 1. 2 公式和定理,一、 常量之间的关系(常量：0 和 1 ),三、与普通代数相似的定理,交换律,结合律,分配律,例 1. 1. 1 证明公式,解,方法一：公式法,例 1. 1. 1 证明公式,方法二：真值表法,(将变量的各种取值代入等式两边，进行计算并填入表中),A B C,解,四、逻辑代数的一些特殊定理,同一律,A + A = A,A A = A,还原律,例 1. 1. 2 证明：,A B,将Y 式中“.”换成“+”,“+”换成“.” “0”换成“1”,“1”换成“0” 原变量换成反变量，反变量换成原变量,五、关于等式的两个重要规则,1. 代入规则：,等式中某一变量都代之以一个逻辑函数，则等式仍然成立。,例如，已知,(用函数 A + C 代替 A),则,2. 反演规则：,不属于单个变量上的反号应保留不变,例如：已知,反演规则的应用：求逻辑函数的反函数,则,将 Y 式中“.”换成“+”,“+”换成“.” “0”换成“1”,“1”换成“0” 原变量换成反变量，反变量换成原变量,已知,则,六、若干常用公式,公式 (4) 证明：,公式 (5) 证明：,即,= AB,同理可证,一、标准与或表达式,1. 2 逻辑函数的化简方法,1. 2. 1 逻辑函数的标准与或式和最简式,标准与或式,标准与或式就是最小项之和的形式,最简式,例 1. 2. 1,1. 最小项的概念：,包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。,( 2 变量共有 4 个最小项),( 4 变量共有 16 个最小项),( n 变量共有 2n 个最小项),( 3 变量共有 8 个最小项),对应规律：1 原变量 0 反变量,2. 最小项的性质：,(1) 任一最小项，只有一组对应变量取值使其值为 1 ；,A B C 0 0 1,A B C 1 0 1,(2) 任意两个最小项的乘积为 0 ；,(3) 全体最小项之和为 1 。,变量A、B、C全部最小项的真值表,3. 最小项是组成逻辑函数的基本单元,任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。,例 1. 2. 2 写出下列函数的标准与或式：,解,相同最小项合并,标准与或表达式是唯一的，一个函数只有一个最小项之和的表达式。,函数的标准与或式也可以由其真值表直接写出：,例如，已知 Y = A + BC 的真值表,函数的标准与或式,Y,方法：将使得输出取值为1的对应最小项相加即可,4. 最小项的编号：,把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用 mi 表示。,对应规律：原变量 1 反变量 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,1,2,3,4,5,6,7,m0,m1,m2,m3,m4,m5,m6,m7,例 写出下列函数的标准与或式：,m7,m6,m5,m4,m1,m0,m8,m0,与前面m0相重,二、逻辑函数的最简表达式,1. 最简与或式：,乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式。,例如：,2. 最简与非 与非式：,非号最少，每个非号下面相乘的变量个数也最少的与非 - 与非式。,例 1. 2. 3 写出下列函数的最简与非 - 与非式：,解,3. 最简或与式：,括号个数最少，每个括号中相加的变量的个数也最少的或与式。,例 1. 2. 4 写出下列函数的最简与或式：,解,4. 最简或非 或非式：,非号个数最少，非号下面相加的变量个数也最少的或非 或非式。,例 1. 2. 5 写出下列函数的最简或非 或非式：,解,5. 最简与或非式：,非号下面相加的乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或非式。,例 1. 2. 6 写出下列函数的最简与或非式：,解,结论：,只要得到函数的最简与或式，再用摩根定理进行适当变换，就可以获得其它几种类型的最简式。而最简与或式一般需要经过化简才能求得。,已知,1. 2. 2 逻辑函数的公式化简法,一、并项法:,例 1. 2. 7,例,二、吸收法：,例 1. 2. 8,例,例,三、消去法：,例 1. 2. 9,例,例,四、配项消项法：,或,或,例 1. 2. 10,例 1. 2. 11,冗余项,综合练习：,1. 2. 3 逻辑函数的图形化简法,一、逻辑变量的卡诺图(Karnaugh maps),卡诺图：,1. 二变量 的卡诺图,最小项方格图(按循环码排列),(四个最小项),A,B,2. 变量卡诺图的画法,三变量 的卡诺图：,八个最小项,A,BC,0,1,00,01,卡诺图的实质：,紧挨着,行或列的两头,对折起来位置重合,逻辑相邻：,两个最小项只有一个变量形式不同,逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：,m0,m1,m2,m3,m4,m5,m6,m7,五变量 的卡诺图：,四变量 的卡诺图：,十六个最小项,AB,CD,00,01,11,10,00,01,11,10,当变量个数超过六个以上时，无法使用图形法进行化简。,AB,CDE,以此轴为对称轴（对折后位置重合）,m0,m1,m2,m3,m4,m5,m6,m7,m12,m13,m14,m15,m8,m9,m10,m11,m0,m1,m2,m3,m8,m9,m10,m11,m24,m25,m26,m27,m16,m17,m18,m19,m6,m7,m4,m5,m14,m15,m12,m13,m30,m31,m28,m29,m22,m23,m20,m21,三十二个最小项,3. 变量卡诺图的特点：,用几何相邻表示逻辑相邻,(1) 几何相邻：,相接 紧挨着,相对 行或列的两头,相重 对折起来位置重合,(2) 逻辑相邻：,例如,两个最小项只有一个变量不同,化简方法：,卡诺图的缺点：,函数的变量个数不宜超过 6 个。,逻辑相邻的两个最小项可以合并成一项，并消去一个因子。,4. 变量卡诺图中最小项合并的规律：,(1) 两个相邻最小项合并可以消去一个因子,0,4,3,2,1,9,4,6,(2) 四个相邻最小项合并可以消去两个因子,0,4,12,8,3,2,10,11,5,7,13,15,BD,0,2,8,10,(3) 八个相邻最小项合并可以消去三个因子,0,4,12,8,3,2,10,11,5,7,13,15,B,0,2,8,10,1,5,13,9,4,6,12,14,2n 个相邻最小项合并可以消去 n 个因子。,总结：,二、逻辑函数的卡诺图, 根据函数的变量个数画出相应的卡诺图。, 在函数的每一个乘积项所包含的最小项处都填 1 ，其余位置填 0 或不填。,1. 逻辑函数卡诺图的画法,2. 逻辑函数卡诺图的特点,用几何位置的相邻，形象地表达了构成函数的各个最小项在逻辑上的相邻性。,优点：,缺点：,当函数变量多于六个时，画图十分麻烦，其优点不复存在，无实用价值。,例 1. 2. 12画出函数的卡诺图,3. 逻辑函数卡诺图画法举例,解, 根据变量个数画出函数的卡诺图, 根据函数的每个乘积项确定函数的最小项，并在相应的位置上填 1 。,m0、m1、m2、m3,1,1,1,1,m12、m13、m14、m15,1,1,1,1,m0、m4、m8、m12,1,1,例 1. 2. 13画出函数的卡诺图,解, 根据变量个数画出函数的卡诺图, 根据函数的每个乘积项确定函数的最小项，并在相应的位置上填 1 。,m4、m5,1,1,1,1,m9、m11,三、 用卡诺图化简逻辑函数,化简步骤:, 画出函数的卡诺图, 合并最小项： 画包围圈, 写出最简与或表达式,例 1. 2. 14,1,1,1,1,1,1,1,1,解,画包围圈的原则：, 先圈孤立项，再圈仅有一种合并方式的最小项。, 圈越大越好，但圈的个数越少越好。, 最小项可重复被圈，但每个圈中至少有一个新的最小项。, 必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。,不正确的画圈,例,解, 画函数的卡诺图,1,1,1,1,1,1,1,1, 合并最小项： 画包围圈, 写出最简与或表达式,多余的圈,注意：先圈孤立项,利用图形法化简函数,利用图形法化简函数,例,解, 画函数的卡诺图,1,1,1,1,1,1,1,1,1,1, 合并最小项： 画包围圈, 写出最简与或 表达式,例,用图形法求反函数的最简与或表达式,解, 画函数的卡诺图,1,1,1,1,0,0,0,0, 合并函数值为 0 的最小项, 写出 Y 的反函数的 最简与或表达式,例 已知某逻辑函数的卡诺图如下所示，试写出其最 简与或式。,解：,例 已知函数真值表如下，试用卡诺图法求其最简与或式。,注意：该卡诺图还有其他画圈法,可见，最简结果未必唯一。,解：(1)画函数卡诺图,1,1,1,1,1,1,(3)化简,(2)画圈,Y =,1. 2. 4 具有约束的逻辑函数的化简,一、 约束的概念和约束条件,(1) 约束：,输入变量取值所受的限制,例如，逻辑变量 A、B、C，分别表示电梯的 升、降、停 命令。,A = 1 表示升，B = 1 表示降，C = 1 表示停。,ABC 的可能取值,(2) 约束项：,不会出现的变量取值所对应的最小项。,不可能取值,001,010,100,000,011,101,110,111,1. 约束、约束项、约束条件,(3) 约束条件：, 在逻辑表达式中，用等于 0 的条件等式表示。,000,011,101,110,111,由约束项相加所构成的值为 0 的逻辑表达式。,约束项：,约束条件：,或,2. 约束条件的表示方法, 在真值表和卡诺图上用叉号()表示。,例如，上例中 ABC 的不可能取值为,二、 具有约束的逻辑函数的化简,化简具有约束的逻辑函数时，如果充分利用约束条件，可以使表达式大大化简。,1. 约束条件在化简中的应用,(1) 在公式法中的应用：,可以根据化简的需要加上或去掉约束项。,例化简函数 Y = ABC，约束条件,解,问题：,当函数较复杂时，公式法不易判断出哪些约束项应该加上，哪些应该去掉。,(2) 在图形法中的应用：,根据卡诺图的特点（逻辑相邻，几何也相邻），在画包围圈时包含或去掉约束项，使函数最简。,例化简函数 Y = ABC，约束条件,解, 画出三变量函数的卡诺图, 先填最小项，再填约束项，其余填 0 或不填。,1,0,0,0, 利用约束项合并最小项，使包围圈越大越好，但圈的个数越少越好。, 写出最简与或式,2. 变量互相排斥的逻辑函数的化简,互相排斥的变量：,在一组变量中，只要有一个变量取值为 1，则其他变量的值就一定是 0。,1,0,1,1, 画出该函数的卡诺图, 画包围圈，合并最小项, 写出最简与或表达式,例 1. 2. 16 函数 Y 的变量 A、B、C 是互相排斥的，试用图形法求出 Y 的最简与或表达式。,解,根据题意可知,约束条件,例 化简逻辑函数,化简步骤:, 画函数的卡诺图，顺序 为：,先填 1,0,1,1,1,0,0,0,0,0,0, 合并最小项，画圈时 既可以当 1 ，又可以当 0, 写出最简与或表达式,解,三、 化简举例,例 化简逻辑函数,约束条件,解, 画函数的卡诺图,1,1,1,1, 合并最小项, 写出最简与或表达式,合并时，究竟把 作为 1 还是作为 0 应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义(如图所示)。,注意：,1.3 逻辑函数的表示方法及其相互之间的转换,1. 3. 1 几种表示逻辑函数的方法,一、真值表,将变量的各种取值与相应的函数值，以表格的形式一一列举出来。,1. 列写方法,例如函数,2. 主要特点,优点：,直观明了，便于将实际逻辑问题抽象成数学表达式。,缺点：,难以用公式和定理进行运算和变换；变量较多时，列函数真值表较繁琐。,三、逻辑表达式,优点：,书写简洁方便，易用公式和定理进行运算、变换。,缺点：,逻辑函数较复杂时，难以直接从变量取值看出函数的值。,二、卡诺图,1,1,1,1,0,0,0,0,优点：,便于求出逻辑函数的最简与或表达式。,缺点：,只适于表示和化简变量个数比较少的逻辑函数，也不便于进行运算和变换。,真值表的一种方块图表达形式，要求变量取值必须按照循环码的顺序排列。,用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式子。,例如,四、逻辑图,A,B,Y,C,优点：,最接近实际电路。,缺点：,不能进行运算和变换，所表示的逻辑关系不直观。,用基本和常用的逻辑符号表示函数表达式中各个变量之间的运算关系。,例 1. 3. 1画出函数的逻辑图,五、波形图,输入变量和对应的输出变量随时间变化的波形。,A,B,Y,优点：,形象直观地表示了变量取值与函数值在时间上的对应关系。,缺点：,难以用公式和定理进行运算和变换，当变量个数增多时，画图较麻烦。,1. 3. 2 几种表示方法之间的转换,一、真值表,函数式,逻辑图,例 设计一个举重裁判电路。在一名主裁判(A) 和两名副裁判 (B、C) 中，必须有两人以上(必有主裁判)认定运动员的动作合格，试举才算成功。, 真值表,函数式,将真值表中使逻辑函数 Y = 1 的输入变量取值组合所对应的最小项相加，即得 Y 的逻辑函数式。,函数式,卡诺图化简,1,1,0,1,0,0,0,0, 函数式,逻辑图,A,B,Y,C,真值表,函数式,二、逻辑图,第一章 小 结,一、数制和码制,1. 数制：计数方法或计数体制（由基数和位权组成）,各种数制之间的相互转换，特别是十进制二进制的转换，要求熟练掌握。,2. 码制：常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等，其中以 8421 码使用最广泛。,练习 1 完成下列数制和码制之间的相互转换,128 16 4 2 1,512 128 64 16 8 4 2,32 8 2 1,32 4 1,16 8 4 1,二、常用逻辑关系及运算,1. 三种基本逻辑运算：,与 、或、非,2. 四种复合逻辑运算：,与非 、或非、与或非、异或,三、逻辑代数的公式和定理,是推演、变换和化简逻辑函数的依据，有些与普通代数相同，有些则完全不同，要认真加以区别。这些定理中，摩根定理最为常用。,真值表 函数式 逻辑符号,练习2 求下列函数的反函数（用摩根定理），并化简。,解,四、逻辑函数的化简法,化简的目的是为了获得最简逻辑函数式，从而使逻辑电路简单、成本低、可靠性高。化简的方法主要有公式化简法和图形化简法两种。,1. 公式化简法：,可化简任何复杂的逻辑函数，但要求能熟练和灵活运用逻辑代数的各种公式和定理，并要求具有一定的运算技巧和经验。,2. 图形化简法：,简单、直观，不易出错，有一定的步骤和方法可循。但是，当函数的变量个数多于六个时，就失去了优点，没有实用价值。,约束项：（无关项）,可以取 0，也可以取 1，它的取值对逻辑函数值没有影响，应充分利用这一特点化简逻辑函数，以得到更为满意的化简结果。,练习 3 用公式法将下列函数化简为最简与或式。,练习 4 用图形法将下列函数化简为最简与或式。,（1） 画函数的卡诺图,（2） 合并最小项：画包围圈,（3） 写出最简与或表达式,1,1,1,1,1,1,1,1,解,1,1,练习 4 用图形法将下列函数化简为最简与或式。,（1） 画函数的卡诺图,（2） 合并最小项：画包围圈,（3） 写出最简与或表达式,1,解,1,1,1,1,五、逻辑函数常用的表示方法：,真值表、卡诺图、函数式、逻辑图和波形图。,它们各有特点，但本质相同，可以相互转换。尤其是由真值表 逻辑图 和 逻辑图 真值表， 在逻辑电路的分析和设计中经常用到，必须熟练掌握。,第二章 门电路,一、门电路的概念,实现基本逻辑运算和常用复合逻辑运算的电子电路,与,或,非,与 非,或 非,异或,与或非,概 述,二、逻辑变量与两状态开关,低电平,高电平,断开,闭合,高电平 3 V,低电平 0 V,二值逻辑:,所有逻辑变量只有两种取值(1 或 0)。,数字电路:,通过电子开关 S 的两种状态(开或关)获得高、低电平，用来表示 1 或 0。,逻辑状态,1,0,0,1,S 可由二极管、三极管或 MOS 管实现,三、高、低电平与正、负逻辑,负逻辑,正逻辑,高电平和低电平是两个不同的可以截然区别开来的电压范围。,0,1,1,0,四、分立元件门电路和集成门电路, 分立元件门电路：,用分立的元器件和导线连接起来构成的门电路。, 集成门电路：,把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。,常用：CMOS 和 TTL 集成门电路,五、数字集成电路的集成度,一块芯片中含有等效逻辑门或元器件的个数,小规模集成电路 SSI,(Small Scale Integration), 10 门/片,或 100 元器件/片,中规模集成电路 MSI,(Medium Scale Integration),10 99 门/片,或 100 999 元器件/片,大规模集成电路 LSI,(Large Scale Integration),100 9 999 门/片,或 1 000 99 999 元器件/片,超大规模集成电路 VLSI,(Very Large Scale Integration), 10 000 门/片,或 100 000 元器件/片,2. 2 分立元器件门电路,2. 2. 1 二极管与门和或门,一、二极管与门,3V,0V,符号:,与门（AND gate),UD = 0.7 V,真值表,A B,Y,0 00 11 01 1,0001,Y = AB,电压关系表,uA/V,uB/V,uY/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,二、二极管或门,uY/V,3V,0V,符号:,或门（OR gate),UD = 0.7 V,真值表,A B,Y,0 00 11 01 1,0111,电压关系表,uA/V,uB/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,- 0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y = A + B,一、半导体三极管非门,T 截止,T导通,2. 2. 2 三极管非门（反相器）,饱和导通条件:,T 饱和,因为,所以,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,三极管非门:,A,Y,2. 4 TTL 集成门电路,（TransistorTransistor Logic）,2. 4. 1 TTL 反相器,一、电路组成及工作原理,输入级,中间级,输出级,D1 保护二极管 防止输入电压过低。,当 uI - 0.5 - 0.7 V 时，,D1 导通， uI 被钳制在- 0.5 - 0.7 V，不可能继续下降。,1. 电路组成,因为 D1 只起保护作用，不参加逻辑判断，为了便于分析，今后在有些电路中将省去。,2. 工作原理,0V,T1 的基极电压无法使 T2 和 T4 的发射结导通,T1 深度饱和,T2 、 T4截止，iC1 = 0,拉电流,T3 、 D 导通,0V,3.6V,0V,0.7V,0V,负载的等效电阻,5V,因为,所以,则,2. 工作原理,e,b,c,因为 : uE uB uC ，即 发射结反偏 集电结正偏,i,i,i,= i ib,=(1+ i )ib,4.3V,3.6 V,1.4V,0.7V,2.1V,T1 倒置放大状态,T2 饱和，T3 、D 均截止,T4 饱和导通,uO = UCES4 0.3V,1V,0.3V,0.3,uI/V,uO/V,0,3.6,3.6,0.3,则,所以,输入短路电流 IIS,二、静态特性,1. 输入特性,(1) 输入伏安特性：,UIL,UIH,低电平输入电流 IIL,高电平输入电流或输入端漏电流 IIH,即：当 Ri 为 2.5 k 以上电阻时，输入由低电平变为高电平,(2) 输入端负载特性：,T2、T4饱和导通,Ri = Ron 开门电阻（2.5 k）,Ron,T2、T4 截止,Ri = Roff 关门电阻（ 0.7 k）,即：当 Ri 为 0 .7 k 以下电阻时 , 输入端相当于低电平。,Roff,0.7 V,1.4 V,2. 输出特性,iO,在输出为低电平条件下，带灌电流负载能力 IOL 可达 16 mA,0.3V,受功耗限制，带拉电流负载能力 IOH 可一般为 - 400 A,3.6V,注意：,输出短路电流 IOS 可达 - 33 mA，将造成器件过热烧毁 ，故门电路输出端不能接地！,3. 电压传输特性,A,B,AB 段：,uI 0.5 V ，,uB1 1.3 V ，,T2 、T4 截止， T3 、D 导通。,截止区,3.6V,BC 段：,T2 开始导通(放大区)，T4 仍截止。,C,线性区,D,转折区,E,饱和区,0.3V,CD 段：,反相器的 阈值电压(或 门槛电压),DE 段：,uI 1.4 V ，,T2 、T4 饱和导通， T3 、D 截止。,uO = UOL 0.3 V,阈值电压,（1）特性曲线分析：,（2）输入端噪声容限,uI,uO,G1,G2,输出高电平,典型值 = 3.6 V,输出低电平,典型值 = 0.3 V,输入高电平,典型值 = 3.6 V,输入低电平,典型值 = 0.3 V,UNH 允许叠加的负向噪声电压的最大值,G2 输入高电平时的噪声容限：,UNL 允许叠加的正向噪声电压的最大值,G2 输入低电平时的噪声容限：,三、动态特性,传输延迟时间,50%Uom,50%Uim,Uim,Uom,tPHL 输出电压由高到 低时的传输延迟 时间。,tpd 平均传输延迟时间,tPLH 输出电压由低到 高时的传输延迟 时间。,tPHL,tPLH,典型值： tPHL= 8 ns , tPLH= 12 ns,最大值： tPHL= 15 ns , tPLH= 22 ns,T1 多发射极三极管,等效电路：,1. A、B 只要有一个为 0,0.3V,1V,T2 、 T4截止,5V,T3 、 D 导通,3.6V,2. 4. 2 TTL与非门和其它逻辑门电路,一、TTL 与非门,2. A、B 均为 1,理论：,实际：,T2 、 T4 导通,T3 、 D 截止,uO = UCES4 0.3V,0.7V,1V,0.3V,4.3V,4.3V,2.1V,0.7V,1V,0.3V,整理结果：,1,1,1,0,与非门,二、TTL 或非门,输入级,中间级,输出级,1. A、B只要有一个为 1,T2 、 T4 饱和,T3 、 D 截止,uO = 0.3V，Y = 0,5V,0.3V,3.6V,2. A、B 均为 0,iB1、i B1分别流入T1、T1 的发射极,T2 、 T2均截止,则 T4 截止,T3 、 D 导通,整理结果：,1,0,0,0,或非门,其它逻辑门原理相似。,2. 4. 3 TTL 集电极开路门和三态门,一、集电极开路门OC 门(Open Collector Gate),1. 电路组成及符号：,OC 门必须外接负载电阻和电源才能正常工作。,2. OC 门的主要特点：,可以线与连接V CC 根据电路需要进行选择,线与连接举例：,+V CC,RC,线与,Y,Y,注意：只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。,二、 输出三态门 TSL门(Three - State Logic),(1) 电路组成,1. 电路组成及其工作原理,使能端, 使能端高电平有效,EN, 使能端低电平有效,以使能端低电平有效为例：,（2）工作原理,P,Q,P = 1（高电平）,电路处于正常工作状态：,D3 截止，,（Y = 0 或 1）,P = 0 (低电平),D3 导通,T2 、T4截止,uQ 1 V,T3、D 截止,输出端与上、下均断开 高阻态，记做 Y = Z,使能端,可能输出状态：0、1 或高阻态,2. 应用举例：,(1) 用做多路开关,(2) 用于信号双向传输,2. 应用举例：,2. 应用举例：,(3) 构成数据总线,数据总线,注意：,任何时刻，只允许一个三态门使能，其余为高阻态。,补充1. TTL 集成逻辑门的使用要点,(1)电源电压用 + 5 V，,74 系列应满足 5 V 5% 。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。输出电流应小于产品手册上规定的最大值。,补充2. 多余输入端的处理,与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑 0或者与有用输入端并接,解：,OC 门输出端需外接上拉电阻,RC,5.1k,Y = 1,Y = 0,RI RON ，相应输入端为高电平。,510,RI ROFF ，相应输入端为低电平。,第二章 小结,一、半导体二极管、三极管和 MOS 管,是数字电路中的基本开关元件，一般都工作在开关状态。,1. 半导体二极管：,是不可控的，利用其开关特性可构成二极管与门和或门。,2. 半导体三极管：,是一种用电流控制且具有放大特性的开关元件， 利用三极管的饱和导通与截止特性可构成 非门 和其它 TTL 集成门电路。,3. MOS管：,是一种具有放大特性的由电压控制的开关元件，利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相器和其它 CMOS 集成门电路。,二、分立元件门电路,主要介绍了由半导体二极管、三极管和 MOS 管构成的与门、或门和非门。,虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。,三、集成门电路 本章重点,主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。,1. 逻辑特性（逻辑功能）：,普通功能 与门、或门、非门、与非门、或非门、与或非 门和异或门。,特殊功能 三态门、OC门、OD门和传输门。,2. 电气特性：,静态特性 主要是输入特性、输出特性和传输特性。,动态特性 主要是传输延迟时间的概念。,四、集成门电路使用中应注意的几个问题,工作电源,VCC = 5 V,VDD = 3 18 V,输出电平,UOL= 0.3 V UOH = 3.6 V,UOL 0 V UOH VDD,UTH = 0.5 VDD,UTH = 1.4 V,阈值电压,输入端串接电阻Ri,当 Ri Ron（2.5 k ）,输入由 0 1,在一定范围内，Ri的改变不会影响输入电平,输入端 悬空,即 Ri = ,输入为 “1”,多余输入端的处理,1. 与门、与非门接电源；或门、或非门接地。,2. 与其它输入端并联。,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,= 1,100,100k,= 1,= 1,100,100k,100,100k,= 0,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,100,100k,第三章 组合逻辑电路,概 述,一、组合逻辑电路的特点,= F0（I0、I1, In - 1）,= F1（I0、I1, In - 1）,= F1（I0、I1, In - 1）,1. 逻辑功能特点,电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。,2. 电路结构特点,(1) 输出、输入之间没有反馈延迟电路,(2) 不包含记忆性元件(触发器)，仅由门电路构成,二、组合电路逻辑功能的表示方法,真值表，卡诺图，逻辑表达式，时间图(波形图),三、组合电路分类, 按逻辑功能不同：,加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器, 按开关元件不同：,CMOS TTL, 按集成度不同：,SSI MSI LSI VLSI,3. 1 组合电路的分析方法和设计方法,3. 1. 1 组合电路的基本分析方法,一、分析方法,逻辑图,逻辑表达式,化简,真值表,说明功能,分析目的：, 确定输入变量不同取值时功能是否满足要求；, 得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；, 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。,二、分析举例,例 分析图中所示电路的逻辑功能,表达式,真值表,功能,判断输入信号极性是否相同的电路 符合电路,解,例 3. 1. 1 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,解,(1) 逐级写输出函数的逻辑表达式,W,X,例 3. 1. 1 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,W,X,解,(2) 化简,例 3. 1. 1 分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。,(3) 列真值表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,