IC工艺和版图设计之栓锁效应与布局规则课件.ppt
IC工艺和版图设计第八章 latch-up和GuardRing设计,本章主要内容,CH8,GuardRing,Latch-up的防护,Latch-up原理分析,latch-up原理分析,CMOS电路中在电源VDD和地线GND之间由于寄生的PNP和NPN相互影响可能会产生的一低阻抗通路，使VDD和GND之间产生大电流，这就称为闩锁效应（latch up）。 随着IC制造工艺的发展，集成度越来越高，产生latch up的可能性会越来越高。,latch-up原理分析,latch-up原理分析,latch-up原理分析,latch-up原理分析,当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B反向漏电流构成，电流增益非常小，此时latch up不会产生。,latch-up原理分析,当一个BJT集电极电流受外部干扰突然增加到一定值时，会反馈至另外一个BJT，从而使两个BJT因触发而导通，VDD至GND间形成低阻通路，Latch up由此产生。,latch-up原理分析,产生Latch up的具体原因1,1. Latch up产生原因1芯片一开始工作时VDD变化导致Nwell和Psub间的寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up.,latch-up原理分析,产生Latch up的具体原因2,2. Latch up产生原因2当I/O的信号变换超过VDD-GND的范围时，将会有大电流在芯片中产生，也会导致SCR的触发。,latch-up原理分析,产生Latch up的具体原因3,3. Latch up产生原因3ESD静电加压，可能会从保护电路中引入少量带电载流子到阱或衬底中，也会引起SCR的触发。,latch-up原理分析,产生Latch up的具体原因4,4. Latch up产生原因4当许多驱动器同时动作，负载过大使VDD或GND突然变化，也有可能打开SCR的一个BJT。,latch-up原理分析,产生Latch up的具体原因5,5. Latch up产生原因5阱侧面漏电流过大，也有可能会引起闩锁。,latch-up原理分析,产生Latch up的具体原因5(2),阱侧面漏电流过大，漏电流通过Q2流向GND,Q2的基区注入电流,则Q1的CE电流等于Q2的基区电流，则Q1的基区电流,则Q1的BE结电压,所以漏电流大过大，会导致寄生PNP管导通，产生闩锁效应。,本章主要内容,CH8,GuardRing,Latch-up的防护,Latch-up原理分析,latch-up保护方法,防止闩锁的方法1,防止闩锁的方法1：使用重掺杂衬底，降低Rsub值，减小反馈环路增益。,latch-up保护方法,防止闩锁的方法2：使用轻掺杂外延层，防止侧向漏电流从纵向PNP到低阻衬底的通路。,防止闩锁的方法2,latch-up保护方法,防止闩锁的方法3,增加Rs2和Rw2或者减小Rw和Rsub可以增加电路的保持电压。,latch-up保护方法,防止闩锁的方法3(2),防止闩锁的方法31.使NMOS和PMOS保持足够的间距来降低引发SCR的可能。2.Sub接触孔和Well接触孔应尽量靠近源区。以降低Rwell和Rsub的阻值。,latch-up保护方法,防止闩锁的方法4：使用使用隔离槽,防止闩锁的方法4,防止闩锁的方法5（1）,保护PMOS,保护NMOS,latch-up保护方法,防止闩锁的方法5（2）,防止闩锁的方法5 使用Guardring：1.多子GuardRing ：P+ Ring环绕NMOS并接GND；N+ Ring环接PMOS并接VDD。使用多子保护环可以降低Rwell和Rsub的阻值，且可以阻止多数载流子到基极。2.少子GuardRing ：制作在N阱中的N+ Ring环绕NMOS并接VDD；P+Ring环绕PMOS并接GND。使用少子保护环可以减少因为少子注入到阱或衬底引发的闩锁。,latch-up保护方法,本章主要内容,CH8,GuardRing,Latch-up的防护,Latch-up原理分析,GuardRing,出于防止闩锁效应或隔绝噪声的考虑，在Layout设计中我们经常需要用到保护环。 保护环主要分为2种保护环： 1.多数载流子保护环 2.少数载流子保护环 需要注意的是多数载流子和少数载流子是相对的，比如电子在Psub中为少数载流子到了Nwell中就是多数载流子。,GuardRing,GuardRing,使用GuardRing来隔绝噪声，避免敏感电路受噪声影响。,GuardRing,GuardRing,GuardRing,单层GuardRing,单层GuardRing由多子保护环构成，N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。,GuardRing,双层GuardRing,双层GuardRing由多子保护环核少子保护环共同构成， N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。 P+围绕Nwell外侧，并接GND构成空穴保护环，避免PMOS的空穴注入到NMOS区。 P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。 N+围绕NMOS，并接VDD构成电子少子保护环，避免NMOS的电子注入到PMOS区。,GuardRing,三层GuardRing,双层GuardRing由多子保护环核少子保护环共同构成， N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。 Nwell围绕Nwell外侧， P+围绕Nwell外侧，并接GND构成空穴保护环，避免PMOS的空穴注入到NMOS区。 P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。 Nwell围绕NMOS外侧， N+围绕NMOS，并接VDD构成电子少子保护环，避免NMOS的电子注入到PMOS区。,本章重点,1.了解闩锁效应的定义及对集成电路的不利影响。2.熟练掌握画出反相器的寄生SCR结构图3.熟练掌握Latch up效应的产生原因，并根据产生原因分析Layout设计中避免Latch up的方法。4.掌握保护环的Layout结构及使用保护环减小噪声影响的方法。,Thank You !,
